集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
123
返回列表 发新帖
楼主: VVIC

Quartus编译时出现这个错误,该怎样修改

[复制链接]
ATA 发表于 2010-6-27 00:00:10 | 显示全部楼层
need money!<br>
顶了!!!!!
FFT 发表于 2010-6-27 01:38:51 | 显示全部楼层
把定成模块名binarytogray该为demo就没有问题了,就是模块定义的问题
interige 发表于 2010-6-27 01:47:51 | 显示全部楼层
顶层实体要和定义实体同名,如果工程中有多个实体的话,点击右键并将其选为top entity即可
CCIE 发表于 2010-6-27 02:36:40 | 显示全部楼层
同意,工程名要与模块名同名
usd 发表于 2010-6-27 02:58:42 | 显示全部楼层
一定是工程名同module binaryToESeg(eSeg,A,B,C,D);中的名字不一致造成的
longtim 发表于 2010-6-27 03:04:28 | 显示全部楼层
呵呵,楼上好多人说了<br>
修改的话可以在quartus--settings---general中设置
Sunlife 发表于 2015-6-25 10:45:58 | 显示全部楼层

你的代码我跑了一下<br>
没有问题的<br>
还是你的某些设置的问题
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 16:15 , Processed in 0.067223 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表