集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: VVIC

Quartus编译时出现这个错误,该怎样修改

[复制链接]
encounter 发表于 2010-6-26 13:20:39 | 显示全部楼层
工程设置上的问题,代码没有问题
encounter 发表于 2010-6-26 14:01:42 | 显示全部楼层
有可能是你定义的名字写错了!
 楼主| VVIC 发表于 2010-6-26 15:07:48 | 显示全部楼层
把定成模块名binarytogray该为demo试试。
UFP 发表于 2010-6-26 16:59:40 | 显示全部楼层
如果你把这个程序定义成顶层模块的话<br>
模块名必须与顶层文件名相同
tim 发表于 2010-6-26 17:18:17 | 显示全部楼层
我想是不是你在仿真前没把你要仿真的文件设置成当前文件把,还有就是保存的名字要跟你的模块名一样,不然也会出错的
usb 发表于 2010-6-26 18:01:30 | 显示全部楼层
代码没有问题<br>
可能是顶层模块名与文件名不一样吧
AAT 发表于 2010-6-26 19:26:13 | 显示全部楼层
你的demo如果是顶层module那么就是你的顶层module的demo和你的工程文件名不同
CCIE 发表于 2010-6-26 21:20:30 | 显示全部楼层
同意楼上!
ICE 发表于 2010-6-26 22:35:35 | 显示全部楼层
VHDL需要顶层文件
FFT 发表于 2010-6-26 23:19:24 | 显示全部楼层
工程名,最好好module名相同
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:41 , Processed in 0.067506 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表