集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 10011|回复: 26

Quartus编译时出现这个错误,该怎样修改

[复制链接]
VVIC 发表于 2010-6-26 02:13:10 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-11-15 11:00 编辑

Quartus编译时出现这个错误,该怎样修改
Error: Top-level design entity "demo" is undefined
AAT 发表于 2010-6-26 03:32:38 | 显示全部楼层
要定义顶层文件
ICE 发表于 2010-6-26 03:41:52 | 显示全部楼层
不贴出来让人怎么改啊
interi 发表于 2010-6-26 04:45:46 | 显示全部楼层
module binaryToESeg(eSeg,A,B,C,D);<br>
&nbsp;&nbsp;output&nbsp; &nbsp;eSeg;<br>
&nbsp;&nbsp;input&nbsp; &nbsp; A,B,C,D;<br>
nand #1<br>
&nbsp; &nbsp;&nbsp; &nbsp;g1(p1,C,~D),<br>
&nbsp; &nbsp;&nbsp; &nbsp;g2(p2,A,B),<br>
&nbsp; &nbsp;&nbsp; &nbsp;g3(p3,~B,~D),<br>
&nbsp; &nbsp;&nbsp; &nbsp;g4(p4,A,C),<br>
&nbsp; &nbsp;&nbsp; &nbsp;g5(eSeg,p1,p2,p3,p4);<br>
endmodule<br>
程序是这样的,我已经将它设为顶层文件了
ngtim 发表于 2010-6-26 06:29:25 | 显示全部楼层
你的代码我跑了一下<br>
没有问题的<br>
还是你的某些设置的问题
interi 发表于 2010-6-26 07:42:52 | 显示全部楼层
请问怎么把它设置成顶层文件??谢谢!!
VVC 发表于 2010-6-26 09:29:25 | 显示全部楼层
帮顶,拿分.谢谢
ngtim 发表于 2010-6-26 10:36:07 | 显示全部楼层
代码确实没有问题
ups 发表于 2010-6-26 12:02:06 | 显示全部楼层
应该是你软件的设置问题
 楼主| VVIC 发表于 2010-6-26 12:51:51 | 显示全部楼层
同意。。。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:23 , Processed in 0.065679 second(s), 24 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表