切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
集成电路技术分享»论坛 › › FPGA技术交流 › 飞利浦－大唐笔试题 用verilog/vhdl写一个fifo控制器(包 ...
12
返回列表 发新帖
楼主: fpga

飞利浦－大唐笔试题 用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)

[复制链接]
tuteng 发表于 2013-1-27 18:40:27 | 显示全部楼层
楼主辛苦~~~~~~~
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

FPGA就业培训班招聘学员（保就业）
12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-19 13:27 , Processed in 0.069456 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表