请选择 进入手机版 | 继续访问电脑版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

010夏宇闻教授视频之FPGA设计中verilog模块中的信号(至芯科技FPGA培训视频教程)

[复制链接]
1533742388 发表于 2014-1-14 11:22:48 | 显示全部楼层
谢谢楼主!!!!!!!!!!!!
hyz5122 发表于 2014-2-15 18:07:15 | 显示全部楼层
不错,感谢楼主!!!!!!!
hanhp 发表于 2014-4-9 14:37:16 | 显示全部楼层
学习学习学习学习
施楠 发表于 2014-4-15 14:31:01 | 显示全部楼层
frequence_divider_8frequence_divider_8
杨锦绣 发表于 2014-4-17 18:41:47 | 显示全部楼层
感觉都很断续啊   老师讲的很好啊
zhouming2010n 发表于 2014-5-11 02:10:12 | 显示全部楼层
好东西,看看
shengdishd 发表于 2014-5-16 11:31:05 | 显示全部楼层
1111111111111
fairybg 发表于 2014-6-25 19:48:58 | 显示全部楼层
ffffffffffffffffffffffffffffffffffffff
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-3-29 15:32 , Processed in 0.070496 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表