请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 4802|回复: 60

Verilog HDL设计时序

[复制链接]
Python0291 发表于 2021-7-28 11:13:09 | 显示全部楼层 |阅读模式

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?我要注册

x
 楼主| Python0291 发表于 2021-7-29 15:01:13 | 显示全部楼层
64位MIPS微处理器的模块设计和FPGA验证
http://www.fpgaw.com/forum.php?m ... 6&fromuid=58166
 楼主| Python0291 发表于 2021-7-30 15:25:08 | 显示全部楼层
至芯李老B站直播FPGA培训工程师就业课程 (直播课)每日9点开始
https://live.bilibili.com/h5/23300129?share_source=wechat
 楼主| Python0291 发表于 2021-7-30 15:25:19 | 显示全部楼层
至芯李老B站直播FPGA培训工程师就业课程 (直播课)每日9点开始
https://live.bilibili.com/h5/23300129?share_source=wechat
雷磊 发表于 2021-7-30 16:05:37 | 显示全部楼层
Verilog HDL设计时序
 楼主| Python0291 发表于 2021-8-2 10:31:39 | 显示全部楼层
基于FPGA的Verilog语法基础课程(至芯科技夏宇闻教授)
 楼主| Python0291 发表于 2021-8-3 15:44:27 | 显示全部楼层
Verilog设计练习进阶资料
 楼主| Python0291 发表于 2021-8-4 10:59:48 | 显示全部楼层
Verilog设计练习进阶资料
LYF 发表于 2021-8-4 14:21:51 | 显示全部楼层
Verilog HDL设计时序
 楼主| Python0291 发表于 2021-8-5 14:56:45 | 显示全部楼层
字符状态机的设计思想
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备20003123号-1 )

GMT+8, 2021-9-28 10:05 , Processed in 0.064270 second(s), 23 queries .

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表