切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
集成电路技术分享»论坛 › › FPGA资料下载 › Verilog HDL设计时序
1 ...111213141516171819
返回列表 发新帖
楼主: Python0291

Verilog HDL设计时序

[复制链接]
 楼主| Python0291 发表于 2022-3-7 19:11:45 | 显示全部楼层
这个资料值得一看 大家可下载 看看
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| Python0291 发表于 2022-3-8 11:00:39 | 显示全部楼层
Verilog 语法学习资料 在这里 发送给大家 相互学习促进
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

1 ...111213141516171819
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-29 03:40 , Processed in 0.069597 second(s), 26 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表