集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: interig

VHDL实现移相问题。。请问怎么用40MHZ的时钟实现10ns左右的移相

[复制链接]
longtime 发表于 2010-6-26 11:14:38 | 显示全部楼层
时钟多少的啊?
longtime 发表于 2010-6-26 12:07:31 | 显示全部楼层
40MS的OSC做得出8ns的脉冲不?
ngtim 发表于 2010-6-26 13:09:21 | 显示全部楼层
原帖由 lqemo 于 2007-5-8 09:14 发表
       
       

<br>
时钟多少的啊? 40MHZ
ngtim 发表于 2010-6-26 14:04:14 | 显示全部楼层
xuexixuexi
UFO 发表于 2010-6-26 15:16:30 | 显示全部楼层
PLL 呀
longtime 发表于 2010-6-26 17:02:53 | 显示全部楼层
顶起!!
       
Sunlife 发表于 2015-6-25 10:29:38 | 显示全部楼层

40M的时钟对应的每两个时钟脉冲中间的时间间隔是25ns,要做10ns的移相我觉得在实际电路中是不现实的。<br>
但是如果是仿真倒是可以试试after语句。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:09 , Processed in 0.061552 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表