集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 6443|回复: 10

CPLD能不能不接时钟工作

[复制链接]
ATA 发表于 2010-6-26 00:58:51 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-18 12:26 编辑

CPLD能不能不接时钟工作,有用过CPLD的没有呀,CPLD能不能不接时钟工作呀?只用一个敏感信号用作触发做逻辑电路
VVIC 发表于 2010-6-26 02:24:21 | 显示全部楼层
我也有这个困惑 ,我现在设计的系统包括DSP(TMS320VC5402)和CPLD(EPM3128A),其中DSP采用的20M 的晶振,CPLD 的时钟应该怎么设置啊?<br>
需要另外一块晶振,还是可以从DSP 获得啊 ?<br>
如果两种都可以的话,哪种方法比较好呢?<br>
谢谢高手指点。
ANG 发表于 2010-6-26 03:26:35 | 显示全部楼层
应该不行吧
interig 发表于 2010-6-26 04:25:45 | 显示全部楼层
应该是不行的吧,没有试过。
UFP 发表于 2010-6-26 06:09:56 | 显示全部楼层
CPLD的时钟怎么设置我也有这个困惑 ,我现在设计的系统包括DSP(TMS320VC5402)和CPLD(EPM3128A),其中DSP采用的20M 的晶振,CPLD 的时钟应该怎么设置啊?<br>
需要另外一块晶振,还是可以从DSP 获得啊 ?<br>
如果两种都可以的话,哪种方法比较好呢?<br>
谢谢高手指点。<br>
<br>
答:两种都可以,另外一块晶振时需考虑同步
AAT 发表于 2010-6-26 07:29:55 | 显示全部楼层
即使是fpga,不适用时钟肯定是可以工作的。前提是你的设计不需要时钟。
encounter 发表于 2010-6-26 07:59:24 | 显示全部楼层
可以,如果你的设计中只有组合逻辑的话就不需要时钟,但是如果是时序电路就要加外部时钟,而且时钟最好从全局时钟输入端进入,如果设计和dsp共用一个时钟,最好是把晶振放到离cpld比较近的地方,然后输出一个同步时钟给dsp使用。这样的效果比较好。
 楼主| ATA 发表于 2010-6-26 08:02:17 | 显示全部楼层
支持8楼!!!
FFT 发表于 2010-6-26 10:01:55 | 显示全部楼层
如果所需的CPLD时钟和DSP时钟频率不相同该怎么处理?<br>
可以再用分频么?
 楼主| ATA 发表于 2010-6-26 10:49:17 | 显示全部楼层
可以用dsp输入给cpld一个时钟信号,不同频率可以分频,我经常这样用,没问题的。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:13 , Processed in 0.068949 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表