集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: ATA

CPLD能不能不接时钟工作

[复制链接]
Sunlife 发表于 2015-6-24 10:44:23 | 显示全部楼层
我也有这个困惑 ,我现在设计的系统包括DSP(TMS320VC5402)和CPLD(EPM3128A),其中DSP采用的20M 的晶振,CPLD 的时钟应该怎么设置啊?<br>
需要另外一块晶振,还是可以从DSP 获得啊 ?<br>
如果两种都可以的话,哪种方法比较好呢?<br>
谢谢高手指点。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:22 , Processed in 0.055102 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表