集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: ATA

产生访问存储器的时序控制:地址、读信号、写信号。地址范围:00H~FFH。

[复制链接]
encounter 发表于 2010-6-26 12:25:22 | 显示全部楼层
真懒,自己先写吧,有什么问题再提出来问,像这样要人家把工作都给你做了是不可能的~
CHAN 发表于 2010-6-26 12:33:12 | 显示全部楼层
没有时钟怎么实现流水线方式,哪高人说说看??
VVIC 发表于 2010-6-26 12:47:37 | 显示全部楼层
过几天吧,你先想想。
Sunlife 发表于 2015-6-25 09:48:47 | 显示全部楼层

自己编吧<br>
碰到问题再问<br>
直接给你程序对你没有好处
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:07 , Processed in 0.057887 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表