代码最简单的3-8译码器

output&lt;=(conv_integer(input))&lt;='1';<br>
意思应该是 input 变为整数 对应的output位 输出为 &lsquo;1&rsquo;；其他为零<br>
但是 我也没见过这种语句 我学的 verilog

这个似乎有问题吧，请楼主给解释一下！

不就是左移吗。

在verilog中可以 这样写<br>
<br>
always @(*) begin<br>
&nbsp; &nbsp;&nbsp; &nbsp; output = 8'b0;<br>
&nbsp; &nbsp;&nbsp; &nbsp; output[input] = 1'b1;<br>
end

对，应该是左移

好好学习

output&lt;=(others)&lt;='0';<br>
表示将output的bit都置0<br>
<br>
output&lt;=(conv_integer(input))&lt;='1';<br>
表示将output对应的inout值的那一位置1

大二的时候学过，但都快忘光了

编译的结果应该没有区别的

程序简短，电路不一定好，过分最求简单的程序，有时候编译器却不一定能很好的认出你的结构，反而不行<br>
所以，尽量用简单的，编译器容易分辨的语句写出来的电路才是最好的<br>
楼主要知道硬件描述语言和一般计算机语言的区别才好