集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: interig

Verilog HDL 程序来错误,qiuzhu

[复制链接]
longt 发表于 2010-6-26 12:00:01 | 显示全部楼层
多看一些例程<br>
记住veilog固定的格式<br>
对你以后编程是有好处的
ICE 发表于 2010-6-26 12:24:04 | 显示全部楼层
注意细节,多积累
VVIC 发表于 2010-6-26 13:34:37 | 显示全部楼层
这种错误是常见的,呵呵。
interi 发表于 2010-6-26 14:28:59 | 显示全部楼层
2楼的说的不错,楼主应该仔细点!
AAT 发表于 2010-6-26 15:44:42 | 显示全部楼层
要仔细呀
ANG 发表于 2010-6-26 16:04:56 | 显示全部楼层
我也经常忘记写;<br>
一般报错之后,不仅在本行找,最好再到上一行找找,<br>
就很容易找到错误了。
longtime 发表于 2010-6-26 16:58:15 | 显示全部楼层
用ISE工具能自动生成,不会出现这个漏掉&ldquo;;&rdquo;的问题,不过最好还是自己写~~~~
ANG 发表于 2010-6-26 17:44:39 | 显示全部楼层
有时候它不能准确的提示错误所在的行数,所以要前后都要看看 !
longtime 发表于 2010-6-26 19:14:07 | 显示全部楼层
呵呵,不小心经常会放这样的错误的
CHAN 发表于 2010-6-26 19:46:40 | 显示全部楼层
这个错误是初学者最容易犯的<br>
多看看书吧<br>
多写写代码就熟悉了
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:53 , Processed in 0.067154 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表