切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › VHDL语言如何实现数据选择器？
返回列表 发新帖
查看: 2717|回复: 1

VHDL语言如何实现数据选择器？

[复制链接]
IPO 发表于 2010-8-11 14:45:08 | 显示全部楼层 |阅读模式
VHDL语言如何实现数据选择器？
VHDL, 数据, 选择, 语言

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| IPO 发表于 2010-8-11 14:45:20 | 显示全部楼层
SIG_DOUT <= SIG_DINS(SIG_IDX);                --多路输入，单路输出
     SIG_DOUTS(SIG_IDX) <= SIG_DIN;                --单路输入，多路输出
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-4 17:46 , Processed in 0.092360 second(s), 24 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表