- FPGA I/O引脚分配 (0篇回复)
- 困扰小弟几天的一个问题，请老师们指点 (3篇回复)
- verilog hdl 错误 求帮助 (2篇回复)
- 请问下带DSP的FPGA和不带的有什么区别 (1篇回复)
- BGA封装 (3篇回复)
- ALTERA产品型号命名 (0篇回复)
- DE2_labs_verilog中的设计实例问题 (0篇回复)
- 关于Xilinx (0篇回复)
- 求助！！（VHDL） (7篇回复)
- 装了USBblaster的驱动 为什么quartus就是识别不到设备呢？ (5篇回复)
- internal error code 82 occurred (0篇回复)
- Spartan6的Block RAM制作FIFO时钟问题 (1篇回复)
- UCF约束问题 (1篇回复)
- 学习fpga遇到的瓶颈，希望夏老师给指导下 (0篇回复)
- 在testbench文件中可以写.v文件中一样的always @（）。。么？我想验证一个双口ram (3篇回复)
- veillog 仿真 延时与仿真精度 (2篇回复)
- EP3C16Q240C8开发板设计一个电子钟 (1篇回复)
- 请教综合后频率的问题 (0篇回复)
- 在acceldsp里面是不是不能用IP核？ (0篇回复)
- quartus中的present信号 (2篇回复)
- 关于用parameter来确定数据位宽的问题的 (2篇回复)
- 怎么产生时钟脉冲 (3篇回复)
- rom被忽略了。。求助啊。。。。 (1篇回复)
- lcmxo640c谁知道这个 (0篇回复)
- FPGA与元器件模型 (3篇回复)
- 夏宇闻老师的那本Verilog数字系统设计教程第二板块的内容好抽象，该怎么弄啊 (1篇回复)
- FPGA几年能算入门哦 (0篇回复)
- 关于FPGA设计的初步思想与方案 (1篇回复)
- 有没有关于ltc2624芯片vhdl编写的应用程序啊？ (0篇回复)
- 调用问题求解 (1篇回复)
- 请教一个 检测低电平的程序 (3篇回复)
- 仿真信号生成问题 (2篇回复)
- 按键消抖实验 (3篇回复)
- 基于fpga的cpu设计 (1篇回复)
- 求高手帮助 谢谢 (1篇回复)
- propecia online prescription Brimson (0篇回复)
- 在quartus中如何调用底层原理图文件 (0篇回复)
- fpga配置问题 (2篇回复)
- FPGA中什么时候要用到时钟 求解答 (1篇回复)
- 我想用FPGA设计实现编码解码的功能 不知道用什么型号~ (1篇回复)
