- 先进先出存储器--FIFO (2篇回复)
- 我用的是quartus8.0版，用它做仿真时只能跑1us。 (1篇回复)
- 求救：1602液晶的程序，不知道错在哪里。望指教，谢谢！ (1篇回复)
- 用fpga可做单片机吗？？？？？？？？？？ (1篇回复)
- 谁有iar for arm 5.40的key (1篇回复)
- 请问谁有破解Cadence Allegro SPB 16.2的经验？请教破解方法 (1篇回复)
- 请教~~~~~用fpga可做单片机吗？？？？？？？？？？ (1篇回复)
- 怎么产生CRC校验 (7篇回复)
- 谁能教教我怎样用VHDL产生个1Hz的脉冲啊 (2篇回复)
- 求VHDL高手编程， (1篇回复)
- 求高手补全下面的程序， 并说明程序完成的功能。 感激不尽！ (3篇回复)
- 求VHDL高手编程， (0篇回复)
- 关于TDC设计 (0篇回复)
- 哪位高手帮帮忙，关于使用专用进位链进行TDC设计 (1篇回复)
- johnson计数器 (0篇回复)
- 如果AD芯片的采样频率是1Mhz，那么该芯片输出的数据速率是不是也是1Mhz的？ (4篇回复)
- 哪位能给个控制ADC的Verilog例子 (2篇回复)
- 绝对新手提问 (2篇回复)
- 请问ADC中模拟和数字增益的作用是什么 (3篇回复)
- AD采集卡 (1篇回复)
- 关于QUARTS2软件问题 (0篇回复)
- 请各位高手给解决一下 (0篇回复)
- 对IP核实例化以后怎么没有用啊？ (2篇回复)
- quartus中如何查看模块的最快工作频率 (3篇回复)
- inout使用中出现Illegal output or inout port connection (port 'a_in'). (1篇回复)
- ISE中可以同时支持verilog和VHDL吗？哪位高手知道？ (3篇回复)
- 用ISE中的IP核求三角函数时，好像两种方式都会出错，哪位可以解答一下啊？ (0篇回复)
- 满足FPGA电源设计需求的DC/DC转换器 (1篇回复)
- VHDL+Verilog良好的代码编写风格（二十五条） (23篇回复)
- ucf 设置布局布线后 引脚 没锁定 MAPLIB 680 (1篇回复)
- quartus中有个模块编译后被优化掉了 显示该模块Logic cells为0 是什么原因 请教谁知道 (2篇回复)
- FPGA工程师推荐：Xilinx ISE中的DCM (0篇回复)
- 删 (2篇回复)
- Quartus II 9.0 安装有错误，求助啊~~~~ (2篇回复)
- 什么是I2C总线协议？I2C总线协议的特点？I2C总线协议的术语？ (1篇回复)
- xilinx中offset约束问题 (0篇回复)
- 位同步时钟提取 (0篇回复)
- EP2C8Q208的PLL问题，使用至芯开发板 (5篇回复)
- 如何在QUARTUS中设置两个不同的波特率发生器？ (8篇回复)
- cyclone的PLL是下载后确定不变的，还是能动态更新频率？ (3篇回复)
