- 用JTAG下载FPGA的问题 (5篇回复)
- 手把手教你入门Modelsim (10篇回复)
- altera 的FPGA中PLL有clk0~clk3四个输入时钟，能全部用？ (3篇回复)
- `resetall ,这个在一个verilog模块的最开始是什么意思呀? (3篇回复)
- 求教：ISE9.2与Modelsim的什么版本可以兼容？Modelsim要是可以从网上获得免费版的 (0篇回复)
- 跪求 五相步进（带细分功能的）芯片 (0篇回复)
- 求救！！FPGA电平问题。。。急急急！叩谢！ (2篇回复)
- extern static unsigned int idata Timer225ns; (0篇回复)
- LED控制程序（VHDL） (9篇回复)
- verilog的2分频程序 (9篇回复)
- 求VHDL的流水灯程序！！！！！！ (7篇回复)
- FPGA学习---初学者的快乐 (10篇回复)
- 一些名词的区别：ARM,单片机，FPGA，嵌入式，DSP (4篇回复)
- 求助！！！FPGA内切片不够用怎么办？ (0篇回复)
- 欢迎参加Altera&至芯科技FPGA免费技术沙龙 (6篇回复)
- 光通信IC市场进入门槛高的现状 (1篇回复)
- PLD/FPGA新手入门 (1篇回复)
- 有人知道fpga里面的pcb封装在哪里可以找到？ (0篇回复)
- 有没有谁做过往SRAM里面进行数据读写操作的呢？ (0篇回复)
- 急求，JTAG问题 (7篇回复)
- 【求助】FPGA与USB 68013芯片的通信读程序，出问题了~ (5篇回复)
- 视频解码后保存到sram中进行读写的问题 (10篇回复)
- 求解wire型数据与reg型数据的区别 (3篇回复)
- FPGA每个电源引脚都加滤波电容? (2篇回复)
- 请教差分时钟问题 (5篇回复)
- 请教大家一个verilog的问题 (10篇回复)
- 急急急！请教高手 (5篇回复)
- NIOS中Flash的操作 (1篇回复)
- 你们做前仿真和后仿真都用什么工具？ (1篇回复)
- 紧急求助 ！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！ (3篇回复)
- 各位FPGA高手帮忙解决一下，非常感激！ (5篇回复)
- atmel at697F 如何配置 (0篇回复)
- 减速器的模式 (0篇回复)
- 有没有哪位能提供提取同步时钟的VerilogHDL源代码？ (1篇回复)
- jtag下载fpga读取 ddr 每次下载 ddr里的数据保存么 (0篇回复)
- 招兼职sniffer讲师 (0篇回复)
- Cortex培训 (0篇回复)
- C++语言培训 (0篇回复)
- VHDL报错：loop must terminate within 10,000 iteration？？？ (0篇回复)
- 往板上的Flash编程的时候应该怎么操作呢, (0篇回复)
