- 使用Spartan-3a ，M0悬空，M1和M2下拉，现在可以扫描到FPGA (1篇回复)
- ２５６阶FIR滤波器 (3篇回复)
- vhdl语法讨论！ (4篇回复)
- process clocking is too complex (2篇回复)
- 有没有不用DSP builder 做的FIR数字滤波器啊？？？ (1篇回复)
- DSP Builder是单独的一个软件还是包含在Quartusii中的？ (3篇回复)
- 求助dsp builder7.1安装问题！！！ (2篇回复)
- 求高手指教怎么安装使用dsp_builder (1篇回复)
- 纠结好久，求高手解答 (3篇回复)
- 在EDK中，我参考IP核自动生成UCF写时序约束，两个作用相同的时钟引脚 (2篇回复)
- Altera FPGA配置前的引脚设置问题 (3篇回复)
- 32位单精度浮点运算器....求帮忙 (0篇回复)
- 在Q II环境下出现了如下警告，请教解决办法 (6篇回复)
- 使用quartus IP核中的ALTFP_MULT时的资源占用 (1篇回复)
- 新手求助，为什么仿真不出来？ (6篇回复)
- 如何写testbench (6篇回复)
- 一个ds18b20的verilog程序，提示有错误，大家帮忙看一下 (4篇回复)
- 如何用VHDL实现输出一个单脉冲信号 (7篇回复)
- 我想问一下关于VHDL语言的问题 (3篇回复)
- 今天碰到个问题modelsim仿真时间很长，要十几分钟，鼠标点快点仿真器就自动关闭 (5篇回复)
- 夏宇闻老师，各位前辈高人，FPGA 与DSP并口通信的问题 (7篇回复)
- 关于FPGA的复位信号问题 (3篇回复)
- 求教 仿真出现HiZ (4篇回复)
- 几个赋值语句之间的区别是什么啊 (3篇回复)
- 在跨时钟域的系统中 常见高速时钟域采样低速时钟域的数据 即高速采低速 (0篇回复)
- 我这个程序怎么占用逻辑单元3万多个，太多了！ (2篇回复)
- 为什么一来就叫我做一个B码解码。。。 (1篇回复)
- DVI解码后的数据怎么保持同步 (0篇回复)
- 请求各位达人帮忙。。。。万分感谢 (2篇回复)
- verilog hdl仿真不知道哪里出问题，求大侠帮助。 (1篇回复)
- 当你脑海里全是寄存器，与或非，0和1的时候，你就是fpga高手了 (2篇回复)
- fpga开发板，usb2.0 (9篇回复)
- ep3c120f780 PADS pcb封装谁有吗 (2篇回复)
- ft245的串口通信怎么做？ 谁可以指导一下 (2篇回复)
- MAX II 中可以构建FIFO吗? (5篇回复)
- parameter型 是属于 线网型（Net type)还是寄存器型(Register type) (1篇回复)
- FPGA Editor应用技巧 (6篇回复)
- 求助~关于DE2-70的中文硬件手册 (1篇回复)
- 这样的语句能综合和仿真出来吗 (3篇回复)
- 求FPGA入门 (1篇回复)
