- 【转】一个工程师有关FPGA项目的感言 (1篇回复)
- 名词:sram,ssram,sdram (1篇回复)
- 仕兰微电子笔试题：数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除？ (54篇回复)
- FPGA和ASIC的概念，他们的区别。 (2篇回复)
- 什么叫做非正保持时间 (1篇回复)
- 有人用过1050t吗 (4篇回复)
- 如何在Chip Planner里布局布线 (0篇回复)
- cpld和51单片机通信 (1篇回复)
- 在VHDL中, 定义为SIGNAL的量起到什么作用？ (2篇回复)
- CYCLONE3的bank1能不能做LVDS接口? (2篇回复)
- 有了解Altera 的4SGX230N？ (2篇回复)
- 介绍一本讲解system generator的教程啊？ (2篇回复)
- 请各位大侠给我一些学习51单片机用C语言来编写的资料吧 (0篇回复)
- multisim10.1的示波器菜单栏找不到了，怎么调出来，谁告诉下， (1篇回复)
- 像ALTERA有没有FPGA，不需要那个EPC芯片的？ (5篇回复)
- nios编译时出现的问题 (1篇回复)
- 结合FPGA与结构化ASIC进行设计 (1篇回复)
- 一个三分频的电路却变成4分频 (1篇回复)
- FPGA综合问题 (4篇回复)
- 串行FLASH怎样配置FPGA (2篇回复)
- FPGA如何下载编程？ (2篇回复)
- 大家在FPGA程序中如何实现延时的功能？ (2篇回复)
- 在ISE中例化IP核的时候，仿真时，经常提示错误如下 (2篇回复)
- 把.SOF文件和.elf文件下载到板子 (2篇回复)
- ISE中的VHDl怎么转化成原理图呢？ (2篇回复)
- 【从零开始FPGA】microblaze (7篇回复)
- 请问用synplify 9.6.2怎么使用virtex6芯片,这里面只有virtex5 (1篇回复)
- 16位的处理器核最好能带JTAG模块 (0篇回复)
- 有谁做过niosII中LCD的IP啊 (0篇回复)
- Protel99的原理图库在Altium designer中能用么 (0篇回复)
- 如何在ISE 中看到PAD TO PAD 的布线情况？ (2篇回复)
- eda好不好 (1篇回复)
- 请问Xilinx哪个系列的FPGA 每个CLB有2个Slice,每个Slice有2个LUT，2个触发器？ (2篇回复)
- altera fpga/cpld 命名问题 (2篇回复)
- 如何在设计前期分析芯片的功耗？ (1篇回复)
- Xilinx公司的芯片在热设计方面可以提供哪些工具和资料？ (1篇回复)
- 双口ＲＡＭ防止共享冲突的方式 (1篇回复)
- 双口RAM在FPGA访问时，需要注意的问题 (1篇回复)
- FPGA的管脚绑定 (2篇回复)
- FPGA端口约束问题 (2篇回复)
