- FPAG控制rf4432 (4篇回复)
- Quartusii中出错"can't resolve multiple (2篇回复)
- FPGA和ASIC的概念，他们的区别 (1篇回复)
- Xilinx System Generator和MATLAB的simulink做FPGA开发 (3篇回复)
- quartus ii 里面如何加testbetch？ (2篇回复)
- 谁有microblaze的交叉编译工具 阿？ (1篇回复)
- Tcl编程简介 (2篇回复)
- 选择VHDL还是verilog HDL (2篇回复)
- 用verilog语言和vera语言组成的testbench谁会做? (1篇回复)
- 关于硬件描述语言HDL的现状与未来发展 (1篇回复)
- 关于$fopen的语法问题 (2篇回复)
- verilog程序 (5篇回复)
- Altera的IP怎么卖的啊 (1篇回复)
- 何实现两块FPGA板之间的通信 (1篇回复)
- SignalTap检测出错 (6篇回复)
- 救 (2篇回复)
- VHDL新手求助！！！！！！！！！！！！！！！ (14篇回复)
- 请问一下，在用NOIS下DSRAM时EPCS是必须的吗？ (1篇回复)
- EP2C8Q208I和EP2C8Q208C的正常温度工作范围是多少? (0篇回复)
- Freescale的防盗版能力怎么样？ (1篇回复)
- 谁有RAM 44B0的资料啊 (0篇回复)
- FPGA中的stp文件 (1篇回复)
- CPLD 电机控制 项目外包 (0篇回复)
- 说说SRAM读写和LCD显示时序的问题 (2篇回复)
- 3260+17901A变压器综合测试仪 (0篇回复)
- 高斯计特斯拉计 (0篇回复)
- 高斯计 (0篇回复)
- 计数器问题，为什么负向时不停止 (0篇回复)
- 不带字库的LCD显示 (4篇回复)
- Altera EP3SL340在逻辑使用量20%的情况下能跑到多高频率？ (2篇回复)
- 对于time borrowing不是很清楚，高手是否可以讲讲？ (5篇回复)
- PLC与编码器，步进电机或者伺服连接图，工程实例 (0篇回复)
- fpga关于跨时钟域的设计与综合 (2篇回复)
- 一道fpga笔试题 4.5分频 (9篇回复)
- quartus编译的时候，在fitter步骤出现了如下错误：哪位XDJM遇到到？ (0篇回复)
- FPGA上DCM时钟管理单元的理解 (1篇回复)
- 谁玩过spartan-6啊？有没有开发板的程序？ (0篇回复)
- 有没有人用过CP2200以太网控制芯片 (0篇回复)
- 请教各位前辈哦，Spartan-3E里面的DLL只能把输入时钟倍频2倍吗？ (1篇回复)
- proteus timestep too small 怎么解决 (0篇回复)
