- 哪位高手有Actel Designer Software，Libero IDE,麻烦分享一下，我下不到 (1篇回复)
- 求VHDL达人~~~ (1篇回复)
- 求VHDL达人翻译 (4篇回复)
- 求助 帮忙解决warning问题 (2篇回复)
- 谁搞过比较复杂一点的键盘显示 (1篇回复)
- 谁知道RCII-CY1C6开发板数码管引脚号 谢谢 (0篇回复)
- QuartusII中编译双口RAM时出现的问题 (1篇回复)
- 如何通过fpga将正弦波 锯齿波等正形成方波作为时钟信号 (5篇回复)
- 如何往SOPC核心板上加信号？？？ (0篇回复)
- 基于FPGA等精度频率计的设计 verilog语言 (0篇回复)
- 请问非阻塞语句的作用是不是延迟一个周期啊？如果不是D触发器又这作用么？ (2篇回复)
- 基于FPGA的LED灯控PWM IP核设计 (0篇回复)
- VHDL语言实现PWM (2篇回复)
- 急急级 (0篇回复)
- FPGA的全局时钟有几层啊？ (0篇回复)
- 求解 (0篇回复)
- 求大神解答~~~~~~ (1篇回复)
- 状态机跑飞的情况常见么？ (1篇回复)
- 数字锁的VHDL实现 (1篇回复)
- 自行车里程计 (0篇回复)
- 求助：谁有Altera PCIE的license啊，麻烦发我一个 (0篇回复)
- 急求 ！！HBD3编译码器程序代码 (0篇回复)
- 在debussy里边，符号数仅仅是把最高位变一下，其实不是变成补码，不只是否这样子。 (0篇回复)
- 有人用过XILINX FPGA ML403开发板吗 (0篇回复)
- 时钟信号（单端的）从FPGA的N端信号管脚输入，而不是从P端输入，对设计是否会有影响 (0篇回复)
- 单片机跟组态人机界面搭配使用工程应用实例 (0篇回复)
- 一款强大的PLC，支持驱动LCD液晶屏，完美替代文本！ (0篇回复)
- 倾角传感器的特点 (0篇回复)
- 秒表VHDL 求助 (1篇回复)
- xilinx sopc方面比较好的书籍吧 (1篇回复)
- 谁说System verilog不能用来设计FPGA？ (0篇回复)
- Altera Cyclone 浮点数运算问题 (0篇回复)
- 大家有遇到过在使用CycloneIII 3C25芯片的时候只能用经济型CPU的情况吗？ (0篇回复)
- 请大神帮帮忙~~急急急 (0篇回复)
- 有谁用过spartan-3e 板上的adc，amp，da吗？急求vhdl程序！急用！！！1 (1篇回复)
- cpld可以移植nios II吗 (0篇回复)
- 求SPI代码 (0篇回复)
- 求指点。。。用Verilog编了个栈。。。但是。。。 (0篇回复)
- FPGA的IP硬核问题 (0篇回复)
- 深圳有专业代理altera的FPGA芯片的么？要求正品 (0篇回复)
