- FPGA采样A\D输入单片机的若干问题 (3篇回复)
- 怎样把综合后的网表文件下载到FPGA外部的ROM里。 (2篇回复)
- LVDS的时钟可以约束么？要分到GLOBAL clock? (1篇回复)
- FPGA通过Pin脚与12位DAC的DATA端口直接飞线连接会有什么问题么 (1篇回复)
- FPGA插上就发烫 (0篇回复)
- 怎么将一个数组拆成二进制 (1篇回复)
- clk上升沿和下降沿触发，可是仿真波形观察到输出始终为0 (4篇回复)
- 求教：关于MIF文件的问题 (7篇回复)
- 谁有关于SOPC下用SDRAM的具体操作要求资料没有呀? (0篇回复)
- 请教大家一个fpga仿真器多少钱？ (0篇回复)
- 求助！！这个小warning怎么改！~ (2篇回复)
- 请问大家，modelsim中此数据流图作何解？ (0篇回复)
- 哪位有Q2 10.0的license呀？ (0篇回复)
- 有没有做过光电编码器正交脉冲的四倍频计数的 (0篇回复)
- NIOS里那个PLL和复位脉冲拓宽电路是必须加的吗？ (2篇回复)
- ISE中，例化IP核时，老是提示警告 (2篇回复)
- 有没有做示波器、眼图仪的，进来讨论一下 (0篇回复)
- VHDL编程设计技巧 (0篇回复)
- 请问谁看过DE2_70_TV这个例子吗？ (0篇回复)
- FPGA 信号采集 (6篇回复)
- 一种快速中值滤波的FPGA实现 (10篇回复)
- 哪位朋友接触过OPENOCD (0篇回复)
- 请教NIOSII中怎么将一个外设挂接在avalon总线上 (0篇回复)
- 基于赛灵思Spartan-3 FPGA的面阵CCD驱动电路设计 (0篇回复)
- 超级好教材--赛灵思ISE13.1设计流程详解 part2 (0篇回复)
- 有没有什么高速数模转换芯片推荐一下啊，最好是并行的，电压输出型的，谢谢。 (1篇回复)
- 如何在quartus里查看设计的电路一共使用了多少门电路或宏单元？ (2篇回复)
- 我装system generator时，提示没有相应的matlab版本 (1篇回复)
- xilinx中的DLL怎么用啊？是不是跟quartus中一样在IP中生成啊 (1篇回复)
- 哪位对altera的sopc熟悉，想搭建个系统 (0篇回复)
- 有人会cadence15.5的原理图仿真吗？ (0篇回复)
- 求奉献 (1篇回复)
- 谁做过FPGA的数字滤波器设计啊 (2篇回复)
- ALTERA-EPM3064A的问题 (0篇回复)
- ALTERA-EPM3064A的问题 (0篇回复)
- 波形信号值怎么设计？我是新手 (2篇回复)
- 深圳培训 (6篇回复)
- jpeg解码的idct数据 (0篇回复)
- 用了内部时钟下载程序单片机还接着外部晶振对单片机有影响吗？ (0篇回复)
- 有谁有synopsys的VCS软件 (0篇回复)
