FPGA技术交流今日: 0|主题: 13365|排名: 3

1 ... 232 233 234 235236237 238 239 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览【从零开始FPGA】Quartus_II简明教程 ...2 3 4	lovelyboywyl 2010-11-21	3421828	d674545363 2012-4-13 15:04
预览为什么明明有有了激励测试文件仿真的时候都还是高阻态？	vvt 2011-7-19	22006	huangzhen119 2012-4-13 10:56
预览【求助】基于FPGA的DDS设计问题	Franky 2012-2-16	12060	hokage2012 2012-4-13 10:50
预览 IP核	jeffrey_52 2012-3-13	11397	hokage2012 2012-4-13 10:46
预览时钟信号经过锁相环后峰峰值变为2.5V左右正常？	zzz 2012-3-20	11346	hokage2012 2012-4-13 10:43
预览好不容易装上ISEISE12.1，却遇到modelsim SE联仿时出现连接失败问题，不知咋回事	CPLD 2010-8-4	73385	hokage2012 2012-4-13 10:41
预览自己写的UART，跑50M的时钟，发现误码率很高，请问时钟给多少是合理的？	ddd 2012-4-13	01210	ddd 2012-4-13 09:17
预览成功解决FPGA设计时序问题的三大要点	老怪甲 2010-4-12	53591	guyibeijing 2012-4-12 21:30
预览 FPGA DCT	dto 2012-4-12	01058	dto 2012-4-12 20:58
预览 FPGA 图像处理	dto 2012-4-12	01271	dto 2012-4-12 20:57
预览寄存器类型的变量自加1 1是十六进制还是二进制还是十进制哦？请教下各位	wjc 2012-3-27	31600	ChenDongKui 2012-4-12 13:00
预览请教个20MHZ到16.384MHZ变频最佳方案吗	vvt 2012-4-8	21489	ChenDongKui 2012-4-12 12:43
预览求助：DE2和D5M 高手帮忙。感恩。	czh089122 2012-4-12	11250	I2C 2012-4-12 11:05
预览 quartus 加密verilog 的技术，，	ccs 2012-4-12	01062	ccs 2012-4-12 08:31
预览请问函数信号发生器输入的正弦信号是有符号的还是无符号的？	ccs 2012-4-12	01122	ccs 2012-4-12 08:30
预览请教问题	wjx02 2012-4-11	11309	ccs 2012-4-12 08:28
预览出现错误The logic for <> does not match a known FF or Latch template	宁宁1989 2012-4-11	01708	宁宁1989 2012-4-11 13:05
预览 Error: Current module quartus_sim ended unexpectedly错误	zhanglei640 2012-4-10	02233	zhanglei640 2012-4-10 22:03
预览编译出现Missing drive strength and slew rate怎么解决	gaiya111 2012-4-10	02325	gaiya111 2012-4-10 17:01
预览 Quatues II如何将.bdf文件转换成.v文件？	vvt 2012-4-10	11250	vvt 2012-4-10 16:14
预览我是新手，不知道高斯滤波怎么实现	zzxconan 2012-4-8	21260	zzxconan 2012-4-10 11:09
预览哪位高手有spartan-6的板卡的电路连接和引脚说明啊	vvt 2012-4-9	01058	vvt 2012-4-9 21:47
预览哪位高手有spartan-6的板卡的电路连接和引脚说明啊	vvt 2012-4-9	01099	vvt 2012-4-9 21:47
预览哪位高手有spartan-6的板卡的电路连接和引脚说明啊	vvt 2012-4-9	01215	vvt 2012-4-9 21:46
预览有没有谁会设计高斯滤波的？	vvt 2012-4-9	31286	vvt 2012-4-9 21:45
预览 verilog编程的一点总结，希望对初学者有用！	求知鸟 2012-4-9	01079	求知鸟 2012-4-9 15:49
预览关于rom的问题	fantastic88 2012-3-21	11102	hokage2012 2012-4-9 15:26
预览问个verilog语法问题，求指点	supercgai 2012-3-12	31443	hokage2012 2012-4-9 15:18
预览请教一个问题	polozpt 2012-4-9	11011	hokage2012 2012-4-9 14:45
预览学习+交流	xiewenbin520 2012-3-21	11150	hokage2012 2012-4-9 14:41
预览想请问一下有没有用Verilog写过FIR升余弦滚降滤波器啊？	ccc 2012-3-28	11905	hokage2012 2012-4-9 14:36
预览 modelsim使用求助	fantastic88 2012-4-4	41597	tjy389945230 2012-4-9 13:21
预览 modelsim仿真出错	tjy389945230 2012-4-7	21321	tjy389945230 2012-4-9 13:19
预览请问谁用过AES-V5FXT-EVL30-G，求指教	peaking 2012-4-8	01151	peaking 2012-4-8 22:26
预览 Altera CPLD MAX V不能生成POF编程文件	paulllc 2012-4-8	01077	paulllc 2012-4-8 20:12
预览要是创建多个VHD文件的时候，配置引脚的时候是每个VHD都要配置，还是只配置头文件?	vvt 2012-4-8	11102	vvt 2012-4-8 15:37
预览要是创建多个VHD文件的时候，配置引脚的时候是每个VHD都要配置，还是只配置头文件?	vvt 2012-4-8	01112	vvt 2012-4-8 15:03
预览我的板子用jtag下载sof文件时有时能成功，有时不能成功啊	vvt 2012-4-8	31461	vvt 2012-4-8 15:01
预览关于时序约束	dingyinfu 2012-4-8	01189	dingyinfu 2012-4-8 10:22
预览 Altera FPGA ROM 无法初始化是什么原因，有人遇到过么？	IPO 2012-2-16	21974	beyondlin 2012-4-8 10:08