跟李凡老师学FPGA图像加速器之D02：图像边缘滤波器（20170426课堂笔记）

1126
        指导设计。
        V17 全流水代码实现。
        Ctrl+S、Ctrl+K。
        修改顶层代码。
        顶层的状态机上、computer上都要加上这些信号。
     

1127
        指导设计。
        V17 全流水代码实现。
        加上rows_load、set_z两个信号的声明。
        在11行后面加。
  

1128
        指导设计。
        V17 全流水代码实现。
        Ctrl+S、Ctrl+K。
        有错误。
        到状态机上增加这两个信号。
        进fsm.v。

1129
        指导设计。
        V17 全流水代码实现。
        状态机上增加rows_load、set_z这两个信号。

1130
        指导设计。
        V17 全流水代码实现。
        输出声明成行为。
        789行。
        Start信号呢，稍后由我们同学自己加。
        在这就直接置位了。
        线性序列机的声明最简单，状态就是节拍。
        声明出来，reg。
        小节0123，2个bit，beat，就是小节。

1131
        指导设计。
        V17 全流水代码实现。
        列我们要数到多少呢？
        列我们要数到149。
        肯定要7:0。
        现在呢，我按600*400来做，下午我们同学把它改成定制的。
        行要从0数到398，8:0。

1132
        指导设计。
        V17 全流水代码实现。
        下面写线性序列机的第一段。
        线性序列机1/2段都是闭节点。

1133
        指导设计。
        V17 全流水代码实现。
        写LSM_1S。

1134
        指导设计。
        V17 全流水代码实现。
        写LSM_1S。
        怎么写呢？
        它无非就是，第一段动作是很简单的，小节运行到3，是加0。
        列就加一。

1135
        指导设计。
        V17 全流水代码实现。
        写LSM_1S。
        if写要稍微小心一点，case写要简单一些。