- QuartusII仿真警告信息原因解析 (1篇回复)
- 如果opt1<opt2,怎么给借位标记C赋值？ (2篇回复)
- 我的CHIPSCOPE总是出现"Waiting for Core (2篇回复)
- module wer(clk,rst,led0,led1); (5篇回复)
- 公司想用FPGA开发TFT LCD 显示器，因此想买FPGA开发板，请大家给推荐介绍！ (0篇回复)
- 数字电路芯片设计和模拟电路芯片设计 (1篇回复)
- 跪求高手指点！！！ (0篇回复)
- 新手请教大家一个问题 (8篇回复)
- 夏老师书上的状态机例子仿真没有输出，请高手指点。 (3篇回复)
- 阻塞赋值和非阻塞赋值，综合出来硬件上的区别？？ (6篇回复)
- 一个5分频电路的困惑【谢谢高手帮忙】 (7篇回复)
- VHDL 不知道错在哪了 我是一个初学者 (11篇回复)
- 在verilog中用assign赋值 (16篇回复)
- 这段verilog代码怎么错了？ (8篇回复)
- 哪位有VHDL控制TLC2543的程序啊，急用下…不胜感激啊 (1篇回复)
- 有谁做过基于FPGA的多种函数信号发生器的实验啊 (1篇回复)
- 哪位了解50MHz的有源晶振的功耗一般是多大？ (2篇回复)
- xzvzx (0篇回复)
- 请问怎么修改quartus的实体名，我有段时间没用了，想编译一下， (0篇回复)
- SYSTEM ACE用的CF卡，可不可以作为外存储器通过用户编程来使用 (0篇回复)
- 板卡上CF问题 (0篇回复)
- 可配置开关矩阵 (0篇回复)
- 大家有用版本控制软件的吗 (0篇回复)
- 求助，板子的问题。 (3篇回复)
- 请问FPGA BANK 中的DCI是什么 (0篇回复)
- 有人知道怎么进行通信握手的吗？求点拨 (0篇回复)
- 亚稳态的理解是，一个触发器进入亚稳态后，它的输出是0或者是1，是稳定的 (0篇回复)
- 大家说调试时候太依赖使用quartus 里的signal tap是好还是不好呢 (0篇回复)
- 【请教】请问quartus II中可以对verilog子文件仿真吗 (4篇回复)
- 新人请教，分频程序简单可以得到，倍频该怎么设计呢？ (3篇回复)
- 亚稳态下，寄存器输出的值是什么呀？ (3篇回复)
- 求教，modelsim的wave窗口问题 (3篇回复)
- 流水线技术是不是就是在输入和输出端定义寄存器啊 (5篇回复)
- 有用FPGA做过TFT液晶驱动板的人吗？ (3篇回复)
- VHDL bit_vector 怎么做加1运算 (5篇回复)
- 求高手帮我做一个缓冲输出. FIFO (5篇回复)
- VHDL 问题 (9篇回复)
- 画出CMOS的图，画出tow-to-one mux gate (1篇回复)
- 非常有用的FPGA资料 (0篇回复)
- 求关于FPGA和ASIC的QQ群号 (0篇回复)
