- 状态机举例-Verilog HDL 代码 (1篇回复)
- 当无时钟脉冲时，控制器就输出为“0”，只要一个脉冲触发它，则它的输出就是“1 (2篇回复)
- 如果两个if语句顺序执行的话 会出现什么情况呢？ (3篇回复)
- 二进制到格雷码转换 Verilog代码 (1篇回复)
- wire能在定义的同时赋值吗？ (5篇回复)
- 请问各位verilog:运算精度为17比特,其中符号位1比特，整数部分7比特，小数部分9比特 (3篇回复)
- 雷达恒虚警算法的verilong实现 (3篇回复)
- Verilog-XL是什么工具？ (6篇回复)
- 关于 verilog 的用法 (3篇回复)
- 关于3位8421BCD计数器的VHDL描述问题 (1篇回复)
- 二进制转BCD码的VHDL程序 (3篇回复)
- VHDL中Loop动态条件的可综合转化 (1篇回复)
- 大家用signaltap的时候是能找到USB-Blaster，但是找不到Device是什么原因啊？ (1篇回复)
- 谁知道VERILOG除了用来写FPGA代码外，还有别的应用么？应用到别的领域或者别的器件 (2篇回复)
- verilog程序中可以充许有多个always模块是吗？？这些模块是并行的吗 (3篇回复)
- 点亮一个led的程序怎么写？ (4篇回复)
- FPGA控制触摸屏调试程序 (3篇回复)
- 怎么用verilog语言产生三位二进制随机数？？？？ (3篇回复)
- 有买FPGA开发板的都进来看看吧 (1篇回复)
- verilog乘法器和其测试程序 (8篇回复)
- 大侠们 怎么设计五进制加法器啊？跪求 (1篇回复)
- Verilog设计问题 (6篇回复)
- 如何烧写 FGPA啊 (3篇回复)
- 谁有uc/FS的源码啊 (0篇回复)
- 基于CPLD器件设计的单稳态电路 (1篇回复)
- 基于多DSP和FPGA的实时双模视频跟踪装置设计 (1篇回复)
- Libero软件的使用 (0篇回复)
- 初学者菜鸟求救求救~~~~ (2篇回复)
- Altera Timequest问题，用时钟的上下沿分别采数据，约束怎么写呢？谢谢 (1篇回复)
- 谁能告诉我在modesim里面，我的程序和测试程序都编译好了，但是在信号的列表没有 (4篇回复)
- initial 模块在波形仿真中怎么不起作用呢？ (5篇回复)
- 求助，我是入门级别 (3篇回复)
- 求教 (1篇回复)
- 从事哪个行业的FPGA好？ (3篇回复)
- quartus II 求助！ (2篇回复)
- 怎么买FPGA 的开发板？ (1篇回复)
- Quartus有必要升级？ (3篇回复)
- 2选1设计为什么不正常？迫切达人帮忙 (1篇回复)
- BCD 译码器 (0篇回复)
- 基于newton raphson 的 VHDL浮点除法器设计 (1篇回复)
