- cpld资源使用 (0篇回复)
- cyclone系列的。就只能下到cyclone系列的手册。 (0篇回复)
- 你们谁做用LCD显示时钟的吗？ (0篇回复)
- 在ise10.1中怎样创建约束文件？ (0篇回复)
- 各位verilog达人，能加QQ吗 (0篇回复)
- 快捷PCB超低价、超品质、超速度专业打样双面50元起. (0篇回复)
- 布局布线时出现以下错误，担心skew，不想忽略， (8篇回复)
- 问一个简单的问题：输入信号没有被使用 (4篇回复)
- 大家帮忙啊！（ip core的简单问题） (6篇回复)
- 如果用FPGA做10个独立的pwm控制器，可以做吗 (3篇回复)
- 在FPGA中建FIFO，读写时钟相差很大，会有什么不好的影响吗？ (4篇回复)
- 调用fpga 的硬核乘法模块 为什么不能仿真？ (1篇回复)
- 怎么把syplify综合后的结果在ISE里进行布局布线 (1篇回复)
- ISE在布局布线时不加UCF文件，行吗 (1篇回复)
- 请教大家一个问题，赛灵思fpga内部的Vref是干什么用的？ (1篇回复)
- 各位大虾 (4篇回复)
- 求教cpld与cpld之间的数据传输 (2篇回复)
- 求高手帮忙 急切！ (2篇回复)
- 地址和时序问题 (2篇回复)
- 请问when "001" to "110" => (2篇回复)
- 关于FPGA上电复位的问题 (2篇回复)
- 关于按键计数问题，跪求您的指导 (0篇回复)
- 求教，fopen使用问题，WARNING (0篇回复)
- 在Xilinx的vitex5下面开发一个东西，主要是在PPC440下完成程序的编写 (0篇回复)
- 20个压降3V的LED，把它们排列成5*4，5个串联，然后把4列并联，把它们接到56V的电池上 (2篇回复)
- 给64位reg赋值的问题？ (4篇回复)
- DSP核的问题，大家都来帮帮忙 (4篇回复)
- 数值计算中Bcd码校验电路的分析与设计 (0篇回复)
- 基于CPLD 的三相多波形函数发生器设计 (0篇回复)
- 基于FPGA的USB2.0虚拟逻辑分析仪的设计与实现 (0篇回复)
- 基于FPGA和RTOS的嵌入式码流分析设计方案 (0篇回复)
- ALTERA FPGA在微处理器系统中的在应用配置 (0篇回复)
- 基于FPGA的高速DMUX设计 (0篇回复)
- 循环码的生成多项式为什么不是所有的系数都为1？？ (0篇回复)
- 那位有Quartus ii 9.0正式版的破解文件？ (1篇回复)
- 需要看大量的数据 chipscope能看到的数据不够 有没有什么办法解决呢 (10篇回复)
- 基于Verilog HDL数字电位器ADN2850的串口控制 (2篇回复)
- 使用复用器重构技术提高FPGA资源利用率 (0篇回复)
- 基于AD9854的高品质LFM设计 (0篇回复)
- 基于FPGA实现DSP与RapidIO网络互联 (0篇回复)
