- 基于FPGA的数字式心率计 (0篇回复)
- 降低FPGA设计的功耗是一种协调和平衡艺术 (0篇回复)
- 将射频和混合信号IP集成到SoC所面临的挑战 (二) (0篇回复)
- 将射频和混合信号IP集成到SoC所面临的挑战 (一) (0篇回复)
- FPGA中如何将一个PIO口设置成复位功能引脚（reset）？ (2篇回复)
- 写了一个用74HC163为底层元件的19进制计数器 帮忙看看哪有问题啊？？？ (1篇回复)
- FPGA设计的四种常用思想与技巧，帮你成为FPGA设计高手！ (4篇回复)
- 大唐电信FPGA笔记 (0篇回复)
- 请问，编译时出现叹号，为什么还能到下载程序的环节呢？ (0篇回复)
- 请问有人会用Design Compiler吗？ (0篇回复)
- 求助，Quartus2可以使用哪个版本的modelsim啊 (2篇回复)
- Actel推出最新硬件编程器FlashPro4 (0篇回复)
- 提高同步系统的运行速度 (0篇回复)
- 如何使用Synpilfy9.6.2进行综合和布局布线。详细步骤 (0篇回复)
- Quartus II 9.0中怎么旋转一个元器件 (3篇回复)
- 请教ALtera 系列在设计时各个引脚的符号和形状各有什么意义，在quartus ii里面如图 (2篇回复)
- 介绍关于fifo的文档 (0篇回复)
- 怎么样把图片变成数值，用串口发送啊？？ (3篇回复)
- 【FPGA设计实例】简单时序逻辑电路的设计 (1篇回复)
- 【从零开始FPGA】FPGA的应用 (1篇回复)
- 【从零开始FPGA】Xilinx FPGA (1篇回复)
- 【FPGA设计实例】简单的组合逻辑设计 (1篇回复)
- 【从零开始FPGA】FPGA设计注意事项 (2篇回复)
- ise 安装配置分析 (3篇回复)
- ise的乘法器的latency是怎样设置的？？通常是用那个lib的乘法器？？ (1篇回复)
- ise的乘法器延迟多少个时钟 (0篇回复)
- ISE学习的文章 (0篇回复)
- 如何改善FPGA接口时序性能？ (7篇回复)
- quartus10吃螃蟹是要付出代价地 (4篇回复)
- 球verilog高手帮忙，我的程序怎么结果不对呀？？？ (14篇回复)
- RAM怎样存数据 (4篇回复)
- 生成的IP core怎么加到工程里去？ (3篇回复)
- cyclone2 系列fpga的配置方法除了ps，as，jtag，还有没有了 (3篇回复)
- Altera EP2C5汽车电子图像系统设计 (0篇回复)
- 提高SoC设计中存储器时序和功耗精度的途径 (0篇回复)
- 基于SOPC的USB密码模块硬件与固件设计 (0篇回复)
- verilog 怎么实现循环嵌套 (1篇回复)
- 字节到符号的映射问题 (0篇回复)
- 有人做过数字滤波器么 (3篇回复)
- 一台机器能装几个不同版本的quartusii (1篇回复)
