切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13392|排名: 4 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 RGMII和SGMII这两种模式，mac与PHY的接口不同吗？ 北京幸福时代 2013-6-6 01136 北京幸福时代 2013-6-6 11:25
预览 求助 大神 ； zhiweiqiang33 2013-6-6 0963 zhiweiqiang33 2013-6-6 11:16
预览 RGMII模式和SGMII模式都需要什么样的接口？是网口的Rj45吗？ 北京幸福时代 2013-6-6 01131 北京幸福时代 2013-6-6 11:11
预览 求助 DDR3 init_calib_complete 一直为低怎么破？ 北京幸福时代 2013-6-6 02257 北京幸福时代 2013-6-6 11:01
预览 拥有68亿个晶体管的大容量FPGA的设计实现 zhiweiqiang33 2013-5-9 11054 zhiweiqiang33 2013-6-5 15:38
预览 我的单片机学习心得 zhiweiqiang33 2013-6-5 01579 zhiweiqiang33 2013-6-5 10:30
预览 verilog学习心得 zhiweiqiang33 2013-6-5 01821 zhiweiqiang33 2013-6-5 09:59
预览 verilog学习五点经验分享 zhiweiqiang33 2013-6-5 01015 zhiweiqiang33 2013-6-5 09:58
预览 异步fifo问题 zhiweiqiang33 2013-6-2 22214 MQwhvq 2013-6-4 18:26
预览 FPGA基于通信方面的资料 attachment zhiweiqiang33 2013-2-22 21248 zhiweiqiang33 2013-6-4 15:54
预览 FPGA供电要求解析 新人帖 Fighter 2013-5-9 41520 zhiweiqiang33 2013-6-4 15:22
预览 测试资料整理 供大家分享 attachment zhiweiqiang33 2013-5-14 11292 zhiweiqiang33 2013-6-4 15:13
预览 FSM 设计指导学 attachment zhiweiqiang33 2013-5-23 31883 zhiweiqiang33 2013-6-4 15:10
预览 DSP _ MATLAB _ BASE资料 attachment zhiweiqiang33 2012-12-6 21171 zhiweiqiang33 2013-6-4 14:58
预览 SPI协议 attachment zhiweiqiang33 2012-11-15 21286 zhiweiqiang33 2013-6-4 14:56
预览 FPGA SHE JI ZI LIAO attachment zhiweiqiang33 2013-1-5 31264 zhiweiqiang33 2013-6-4 14:54
预览 CPU设计资料 attachment zhiweiqiang33 2012-12-30 31349 zhiweiqiang33 2013-6-4 14:53
预览 QUARTUS II 综合工具下载相关资料 attachment zhiweiqiang33 2013-1-6 31318 zhiweiqiang33 2013-6-4 14:43
预览 fpga 001 attachment zhiweiqiang33 2013-1-5 31383 zhiweiqiang33 2013-6-4 14:35
预览 mdio_data <= #1 {'pre,'st,mdio_opcode}; 这个语句什么意思？ 北京幸福时代 2013-6-4 0937 北京幸福时代 2013-6-4 13:41
预览 问题求救 zhiweiqiang33 2013-6-4 01037 zhiweiqiang33 2013-6-4 12:50
预览 CPLD运行着里面的寄存器就复位了，怎么回事？ zhiweiqiang33 2013-6-2 21456 DUfaww 2013-6-3 18:53
预览 首次SPARTAN-6上调试ddr2，各种问题请教！！！ zhiweiqiang33 2013-6-2 12080 至芯兴洪 2013-6-2 10:41
预览 VERILOG怎么样实现顶层文件调用其他模块？ zhiweiqiang33 2013-6-2 12524 至芯兴洪 2013-6-2 10:26
预览 什么是OpenCL？面向FPGA的OpenCL有何优点？ zhiweiqiang33 2013-6-2 01887 zhiweiqiang33 2013-6-2 10:25
预览 [Spartan-6] 这样使用fifo算是跨时钟域吗？？ zhiweiqiang33 2013-6-2 22153 zhiweiqiang33 2013-6-2 10:22
预览 什么是OpenCL？面向FPGA的OpenCL有何优点？ zhiweiqiang33 2013-6-2 01015 zhiweiqiang33 2013-6-2 10:21
预览 利用赛灵思FPGA快速创建存储器接口的设计 zhiweiqiang33 2013-6-2 01997 zhiweiqiang33 2013-6-2 10:06
预览 关于VHDL信号赋初值？？ zhiweiqiang33 2013-6-2 01431 zhiweiqiang33 2013-6-2 09:57
预览 关于FPGA里面时序的问题 zhiweiqiang33 2013-6-2 01082 zhiweiqiang33 2013-6-2 09:53
预览 FPGA在无线通信领域的应用 zhiweiqiang33 2013-6-2 01507 zhiweiqiang33 2013-6-2 09:51
预览 视频帧同步问题 zhiweiqiang33 2013-6-2 01704 zhiweiqiang33 2013-6-2 09:48
预览 Altera PLL仿真问题 zhiweiqiang33 2013-6-2 01927 zhiweiqiang33 2013-6-2 09:46
预览 赛灵思28nm：点燃设计创新的激情 zhiweiqiang33 2013-6-2 01227 zhiweiqiang33 2013-6-2 09:44
预览 基于PCI的多通道数据采集系统设计 zhiweiqiang33 2013-6-2 01417 zhiweiqiang33 2013-6-2 09:41
预览 京微雅格：金山系列的FPGA芯片全解 zhiweiqiang33 2013-6-2 01502 zhiweiqiang33 2013-6-2 09:38
预览 电平驱动问题 zhiweiqiang33 2013-6-2 01361 zhiweiqiang33 2013-6-2 09:37
预览 Virtex6如何输出时钟驱动3.3V的电平？ zhiweiqiang33 2013-6-2 01668 zhiweiqiang33 2013-6-2 09:34
预览 CPLD如何实现时钟偏移 zhiweiqiang33 2013-6-2 01847 zhiweiqiang33 2013-6-2 09:28
预览 大家有没有听过京微雅格-国产的FPGA怎么样? zhiweiqiang33 2013-6-2 01186 zhiweiqiang33 2013-6-2 09:26
下一页 »
1 ...190191192193194195196197... 335下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-5-16 17:23 , Processed in 0.033134 second(s), 15 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块