集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13287|排名: 7 

作者 回复/查看 最后发表
预览 用万用表通断档测电容 反正接都通路 说明什么? CPLD 2010-9-16 11955 CPLD 2010-9-16 12:19
预览 请问谁使用chipscope device中的configure设置后 看不到波形 问题可能出在哪里呢 CPLD 2010-9-16 02071 CPLD 2010-9-16 12:17
预览 请教一下,为什么altera的DMA控制器数据未传完也会产生中断? IPO 2010-9-15 01898 IPO 2010-9-15 17:57
预览 请问有人做过基于FPGA视频系统设计吗 IPO 2010-9-15 11559 tonylzez 2010-9-15 16:22
预览 请问修改自定义IP下的mpd文件,它的语法是怎样的 IPO 2010-9-15 01663 IPO 2010-9-15 14:00
预览 FPGA技术交流群500人 175370031 dongnanxibei 2010-9-15 01650 dongnanxibei 2010-9-15 11:36
预览 有做过68013 的GPIF的没有? 程序已经通了 但是速度达不到要求 IPO 2010-9-15 01684 IPO 2010-9-15 11:32
预览 十进制可逆计数器代码中VHDL语言的IF语句语法的问题 inter 2010-6-27 76081 lianzhe 2010-9-15 10:56
预览 verilog里面那个*是什么意思? IPO 2010-9-15 31914 IPO 2010-9-15 09:55
预览 8*256单口RAM tong19870711 2010-9-15 02109 tong19870711 2010-9-15 09:41
预览 请教下,一般现在的Modelsim用哪个版本? guanguan 2010-9-14 33095 guanguan 2010-9-14 22:10
预览 IP核循环使用必须注意的问题 TCL 2010-5-17 11981 purpleheart 2010-9-14 21:28
预览 使用IP核 ltj6111 2010-5-26 11985 purpleheart 2010-9-14 21:26
预览 最新分享 陈阿芳 2010-9-14 01516 陈阿芳 2010-9-14 19:53
预览 静态时序分析的模型是覆盖器件的全部工作温度范围吗? tao2000 2010-9-14 01807 tao2000 2010-9-14 17:54
预览 请大家给点意见 wtt 2010-9-14 01607 wtt 2010-9-14 15:33
预览 请问 xilinx v级芯片价格大约多少? vvt 2010-9-14 01676 vvt 2010-9-14 14:11
预览 大家有谁有verilog的232接收发送协议啊 vvt 2010-9-14 01646 vvt 2010-9-14 13:46
预览 想学FPGA 请问大伙用Altera芯片好还是Xilinx的芯片好 ccs 2010-9-13 32126 ccs 2010-9-13 21:32
预览 有谁知道FPGA和DA芯片,DDS芯片怎么接啊 ccs 2010-9-13 32186 ccs 2010-9-13 20:08
预览 拿到一颗FPGA片子后,我怎么可以知道这颗片子最高能跑多少兆? ccs 2010-9-13 01658 ccs 2010-9-13 20:07
预览 请问下 谁有IP capture Tool vvt 2010-9-13 01412 vvt 2010-9-13 15:36
预览 有人玩 spartan3a xilinx的starter kit 吗 vvt 2010-9-13 02313 vvt 2010-9-13 15:10
预览 quartus ii 8.0菜单下tools下的netlist viewer里的几个选项 vvt 2010-9-13 83683 vvt 2010-9-13 15:09
预览 fpga的输入电流和输入电压 clleady 2010-9-13 11796 clleady 2010-9-13 12:29
预览 要使PC机识别CY7C68013,是不是必须要装DDK呀? IPO 2010-9-13 01641 IPO 2010-9-13 11:09
预览 哪位兄弟有DE0管脚分配表啊? IPO 2010-9-13 01646 IPO 2010-9-13 11:08
预览 请问一下 FWFT的FIFO 用DPRAM写的话 DPRAM的读信号 怎么控制的。 vvt 2010-9-12 22010 vvt 2010-9-12 17:29
预览 critical range 是什么? vvt 2010-9-12 11644 vvt 2010-9-12 17:28
预览 在VHDL定义程序时包,定义元件时,要不要在包体中申明,要是申明的话,怎么样去申明? vvt 2010-9-12 01543 vvt 2010-9-12 17:27
预览 请问一下 电脑上面没有并口 能不能用一条USB转db25并口线 vvt 2010-9-12 01582 vvt 2010-9-12 17:25
预览 哪位兄弟有二手的FPGA开发板卖呀 IPO 2010-9-11 01487 IPO 2010-9-11 22:58
预览 对新手的建议:先从如何成为一个合格的设计者。 IPO 2010-6-21 31796 a8826345b 2010-9-11 17:34
预览 Flex10K系列CPLD芯片具有EAB,那么我们在程序设计时,就按照以前逻辑? ccs 2010-8-25 42279 njithjw 2010-9-10 22:08
预览 黑钽电容,怎样区分正负极啊? IPO 2010-9-10 11976 njithjw 2010-9-10 22:00
预览 Quartus II自带的RAM ip核相同大小的读和写的地址对应的是同一个数么? vvt 2010-9-7 13126 njithjw 2010-9-9 22:27
预览 关于多驱动源的问题 wo20092010 2010-9-6 12724 njithjw 2010-9-9 22:24
预览 PWM wq152683 2010-5-27 22116 lscjp 2010-9-9 15:07
预览 基于FPGA/CPLD的函数信号发生器,找人代做,有酬劳 txgc4060814 2010-5-29 42986 lscjp 2010-9-9 14:35
预览 VHDL 实现正旋信号发生器 仿真总是出现问题 tim 2010-6-28 42908 lscjp 2010-9-9 14:33
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-17 04:07 , Processed in 0.073782 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块