FPGA技术交流今日: 0|主题: 13230|排名: 2

1 ... 58 59 60 616263 64 65 66 ... 331 / 331 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 USB数据包	fpga_feixiang 2020-6-16	21102	zxopenhl 2020-6-20 16:40
预览问一下 microlbaze 用到定时器定时器初值和定时时间是怎么计算的啊	ccs 2020-6-19	11136	ccs 2020-6-19 14:29
预览 usb包	fpga_feixiang 2020-6-12	21145	大鹏 2020-6-19 11:51
预览 U盘的USB2.0和3.0区别	fpga_feixiang 2020-6-11	21205	大鹏 2020-6-19 11:51
预览 USB硬件、概述	fpga_feixiang 2020-6-16	11090	zxopenhl 2020-6-19 11:49
预览 Vivado 软核MicroBlaze添加GPIO后在SDK里Debug	admin 2020-6-19	11070	admin 2020-6-19 10:41
预览大家调试gtp的时候有没有遇到过加上rxbuffer就track总掉，不加rxbuffer就不掉的情况?	ccs 2020-6-19	1977	ccs 2020-6-19 10:40
预览有人用vivado在线调试过DCM么	ccs 2020-6-19	11083	ccs 2020-6-19 10:40
预览有人基于Dphy搞过mipi没	ccs 2020-6-19	11038	ccs 2020-6-19 10:38
预览有用过BU65170 的同学吗？咨询点问题，我在控制的时候发送片选和strbd信号后检测不...	ccs 2020-6-19	11148	ccs 2020-6-19 10:37
预览 USB数据格式	fpga_feixiang 2020-6-16	11079	大鹏 2020-6-18 14:17
预览 USB的重要关键字	fpga_feixiang 2020-6-16	11004	大鹏 2020-6-18 14:17
预览 USB事务	fpga_feixiang 2020-6-16	1993	zxopenhl 2020-6-18 14:16
预览 USB数据传输方法	fpga_feixiang 2020-6-16	11075	大鹏 2020-6-17 16:56
预览 USB数据包解析	fpga_feixiang 2020-6-16	11057	大鹏 2020-6-17 16:56
预览 usb2.0和3.0	fpga_feixiang 2020-6-11	21220	大鹏 2020-6-16 17:29
预览 USB硬件接口	fpga_feixiang 2020-6-11	21386	大鹏 2020-6-16 17:29
预览 USB总线信号	fpga_feixiang 2020-6-11	21135	zxopenhl 2020-6-16 17:27
预览 USB2.0速度	fpga_feixiang 2020-6-11	21492	大鹏 2020-6-15 17:04
预览 USB数据编解码和位填充	fpga_feixiang 2020-6-11	21142	大鹏 2020-6-15 17:04
预览 USB的重要关键概念	fpga_feixiang 2020-6-12	21106	zxopenhl 2020-6-15 17:03
预览 VHDL和Verilog共同点	fpga_feixiang 2020-6-8	21233	大鹏 2020-6-11 11:29
预览均值滤波	fpga_feixiang 2020-5-27	21288	大鹏 2020-6-11 11:29
预览 DLL	fpga_feixiang 2020-6-5	31300	zxopenhl 2020-6-11 11:27
预览 pn码，m序列产生原理	fpga_feixiang 2020-5-24	41501	大鹏 2020-6-10 14:57
预览 fpga+dsp采集板的接口问题	小泡泡 2010-4-20	22891	大鹏 2020-6-10 14:56
预览 modelsim仿真	残酷月光 2020-6-9	21114	大鹏 2020-6-10 14:56
预览用verilog状态机做一个电梯控制器的课程设计	AAT 2010-6-26	23655	zxopenhl 2020-6-10 14:54
预览 VHDL和Verilog特点	fpga_feixiang 2020-6-8	21230	大鹏 2020-6-9 15:47
预览 verilog模块特点	fpga_feixiang 2020-6-8	21117	大鹏 2020-6-9 15:46
预览 verilog模块的结构	fpga_feixiang 2020-6-8	21191	zxopenhl 2020-6-9 15:43
预览什么是DDR SDRAM及它的特性	fpga_feixiang 2020-6-5	21156	大鹏 2020-6-6 15:19
预览深度解析DDR3内存新特性	fpga_feixiang 2020-6-5	31334	大鹏 2020-6-6 15:19
预览 sdram存储原理	fpga_feixiang 2020-6-5	31304	zxopenhl 2020-6-6 15:17
预览 SDRAM与DDR的不同	fpga_feixiang 2020-6-3	21157	大鹏 2020-6-4 14:29
预览 DDR和SDRAM有什么区别	fpga_feixiang 2020-6-3	21351	大鹏 2020-6-4 14:28
预览什么是DDR2 SDRAM	fpga_feixiang 2020-6-3	31383	zxopenhl 2020-6-4 14:27
预览 m序列verilog	fpga_feixiang 2020-5-24	31388	大鹏 2020-6-3 14:24
预览常用本原多项式	fpga_feixiang 2020-5-24	21137	大鹏 2020-6-3 14:23
预览哪位大神有AXI的中文协议求发一下	arteart 2020-6-1	21215	zxopenhl 2020-6-3 14:22