FPGA技术交流今日: 0|主题: 13337|排名: 8

1 ... 70 71 72 737475 76 77 78 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 DDR2与DDR的区别	fpga_feixiang 2019-11-13	11512	大鹏 2020-5-2 08:33
预览线与逻辑	fpga_feixiang 2020-4-21	111466	zxopenhl 2020-5-2 08:32
预览 VHDL数据类型	fpga_feixiang 2019-10-21	41664	zhangyukun 2020-5-1 09:50
预览 U盘的USB2.0和3.0区别	fpga_feixiang 2020-4-30	21332	zhangyukun 2020-5-1 09:50
预览 SPI简介	fpga_feixiang 2020-4-23	41452	大鹏 2020-5-1 08:38
预览 Quartus ii 从哪看状态机有没有设置安全模式	ccs 2020-4-24	21726	大鹏 2020-5-1 08:38
预览 usb包结构	fpga_feixiang 2020-4-28	11304	大鹏 2020-4-29 13:47
预览 SPI特征	fpga_feixiang 2020-4-26	11263	大鹏 2020-4-27 14:07
预览 SPI操作模式	fpga_feixiang 2020-4-26	11458	zxopenhl 2020-4-27 14:06
预览固化FPGA配置芯片	Python0291 2020-4-26	21539	zxopenhl 2020-4-26 18:02
预览 SPI特点	fpga_feixiang 2020-4-23	11458	大鹏 2020-4-25 15:12
预览系统最高速度计算（最快时钟频率）和流水线设计思想	fpga_feixiang 2020-4-18	21589	zxopenljx 2020-4-25 13:17
预览 FIFO的一些重要参数	fpga_feixiang 2020-4-19	21508	zxopenljx 2020-4-25 13:16
预览 DDR和DDR2，DDR3，区别在那里	fpga_feixiang 2020-4-14	21785	zxopenljx 2020-4-25 13:15
预览什么是亚稳态？为什么两级触发器可以防止亚稳态传播	fpga_feixiang 2020-4-18	31726	zxopenljx 2020-4-25 13:15
预览用modelsim在仿真MIG IP核的时候为什么Init_calib_complete一直不拉高吗？求教	ccs 2020-4-24	23049	zxopenljx 2020-4-25 13:14
预览 quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP	ccs 2020-4-24	111309	ccs 2020-4-24 18:20
预览有没有人知道在vivado怎样调用别人已经做好的IP核	ccs 2020-4-24	11425	ccs 2020-4-24 18:18
预览 FPGA 和 CPLD 的区别	fpga_feixiang 2020-4-22	11416	大鹏 2020-4-23 15:14
预览时序约束的概念和基本策略	fpga_feixiang 2020-4-22	11419	zxopenhl 2020-4-23 15:13
预览 aurora接口两边的线速率必须要设置成一样吗？不一样会有什么问啊？	ccs 2020-4-23	81306	ccs 2020-4-23 06:20
预览有人使用过CF卡进行开发过吗？我理解的cf卡是不是和flash那种芯片性质不一样，这种...	ccs 2020-4-23	91363	ccs 2020-4-23 06:20
预览 quartus烧程序烧到75%失败是怎么回事	ccs 2020-4-23	101331	ccs 2020-4-23 06:19
预览 integer for generate for 有区别不	ccs 2020-4-23	11365	ccs 2020-4-23 06:18
预览什么是竞争与冒险？如何消除？	fpga_feixiang 2020-4-21	11414	大鹏 2020-4-22 09:48
预览为什么两级触发器可以防止亚稳态传播	fpga_feixiang 2020-4-21	11483	大鹏 2020-4-22 09:48
预览系统最高速度计算（最快时钟频率）和流水线设计思想	fpga_feixiang 2020-4-21	11516	zxopenhl 2020-4-22 09:46
预览简述DDR	fpga_feixiang 2020-4-14	61583	大鹏 2020-4-20 17:53
预览什么是竞争与冒险？怎样判断？如何消除	fpga_feixiang 2020-4-20	11349	大鹏 2020-4-20 17:52
预览什么情况下用FIFO	fpga_feixiang 2020-4-19	11391	大鹏 2020-4-19 11:52
预览同步电路和异步电路	fpga_feixiang 2020-4-16	21525	大鹏 2020-4-18 15:29
预览同步逻辑和异步逻辑	fpga_feixiang 2020-4-16	31345	大鹏 2020-4-18 15:29
预览求大佬指点！！！	神殇丶 2020-4-18	71299	神殇丶 2020-4-18 15:02
预览有没有遇见过程序下载到芯片上时运行结果好着，但是程序固化到flash里运行结果就不...	ccs 2020-4-18	11312	ccs 2020-4-18 12:12
预览为什么触发器要满足建立时间和保持时间	fpga_feixiang 2020-4-18	61386	fpga_feixiang 2020-4-18 07:31
预览想自定义qpsk的映射表以及查分编码，如何将配置好的映射表以及差分编码激活呢	ccs 2020-4-17	71325	ccs 2020-4-17 08:17
预览有人知道libero有除法器IP核吗	ccs 2020-4-17	11395	ccs 2020-4-17 08:16
预览现在还有人做SDH的设计方案？	ccs 2020-4-16	61452	ccs 2020-4-16 10:27
预览学的VHDL要不要向VerilogHDL那样写TB文件	ccs 2020-4-15	11368	大鹏 2020-4-15 14:33
预览异步fifo的设计(FPGA)	fpga_feixiang 2019-3-27	53531	zxopenhl 2020-4-15 14:32