FPGA技术交流今日: 0|主题: 13365|排名: 8

1 ... 69 70 71 727374 75 76 77 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 USB硬件接口	fpga_feixiang 2020-6-11	21970	大鹏 2020-6-16 17:29
预览 USB总线信号	fpga_feixiang 2020-6-11	21390	zxopenhl 2020-6-16 17:27
预览 USB2.0速度	fpga_feixiang 2020-6-11	21629	大鹏 2020-6-15 17:04
预览 USB数据编解码和位填充	fpga_feixiang 2020-6-11	21310	大鹏 2020-6-15 17:04
预览 USB的重要关键概念	fpga_feixiang 2020-6-12	21238	zxopenhl 2020-6-15 17:03
预览 VHDL和Verilog共同点	fpga_feixiang 2020-6-8	21370	大鹏 2020-6-11 11:29
预览均值滤波	fpga_feixiang 2020-5-27	21435	大鹏 2020-6-11 11:29
预览 DLL	fpga_feixiang 2020-6-5	31514	zxopenhl 2020-6-11 11:27
预览 pn码，m序列产生原理	fpga_feixiang 2020-5-24	41752	大鹏 2020-6-10 14:57
预览 fpga+dsp采集板的接口问题	小泡泡 2010-4-20	23051	大鹏 2020-6-10 14:56
预览 modelsim仿真	残酷月光 2020-6-9	21274	大鹏 2020-6-10 14:56
预览用verilog状态机做一个电梯控制器的课程设计	AAT 2010-6-26	23901	zxopenhl 2020-6-10 14:54
预览 VHDL和Verilog特点	fpga_feixiang 2020-6-8	21414	大鹏 2020-6-9 15:47
预览 verilog模块特点	fpga_feixiang 2020-6-8	21276	大鹏 2020-6-9 15:46
预览 verilog模块的结构	fpga_feixiang 2020-6-8	21322	zxopenhl 2020-6-9 15:43
预览什么是DDR SDRAM及它的特性	fpga_feixiang 2020-6-5	21318	大鹏 2020-6-6 15:19
预览深度解析DDR3内存新特性	fpga_feixiang 2020-6-5	31463	大鹏 2020-6-6 15:19
预览 sdram存储原理	fpga_feixiang 2020-6-5	31465	zxopenhl 2020-6-6 15:17
预览 SDRAM与DDR的不同	fpga_feixiang 2020-6-3	21360	大鹏 2020-6-4 14:29
预览 DDR和SDRAM有什么区别	fpga_feixiang 2020-6-3	21499	大鹏 2020-6-4 14:28
预览什么是DDR2 SDRAM	fpga_feixiang 2020-6-3	31543	zxopenhl 2020-6-4 14:27
预览 m序列verilog	fpga_feixiang 2020-5-24	31594	大鹏 2020-6-3 14:24
预览常用本原多项式	fpga_feixiang 2020-5-24	21272	大鹏 2020-6-3 14:23
预览哪位大神有AXI的中文协议求发一下	arteart 2020-6-1	21342	zxopenhl 2020-6-3 14:22
预览中值滤波	fpga_feixiang 2020-5-27	32234	大鹏 2020-6-2 16:20
预览通讯校检	fpga_feixiang 2020-5-30	31485	月影星痕 2020-5-31 17:36
预览常见CRC参数模型	fpga_feixiang 2020-5-30	51722	月影星痕 2020-5-31 17:35
预览硬件加速	fpga_feixiang 2020-5-30	33521	月影星痕 2020-5-31 17:35
预览中值滤波C代码	fpga_feixiang 2020-5-27	21487	大鹏 2020-5-28 16:39
预览 FPGA仿真，无波形，求助！！	lihuailiang 2020-5-23	41535	lihuailiang 2020-5-27 19:12
预览 matlab就提供了产生M序列的专门函数	fpga_feixiang 2020-5-24	41857	大鹏 2020-5-27 15:50
预览汉明码校验错误实例	fpga_feixiang 2020-5-21	31526	zxopenhl 2020-5-27 15:47
预览 Xilinx Kintex-7 FPGA开发板支持接口32位 DDR4 SDRAM	英尚微电子 2020-5-19	31559	英尚微电子 2020-5-27 14:58
预览英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM	英尚微电子 2020-5-20	31505	英尚微电子 2020-5-27 14:57
预览 modelsim仿真时，提示module 'altsyncram' is not defined	ccs 2020-5-26	11267	ccs 2020-5-26 16:35
预览请问一下，用chipscope下载程序时出现的问题是怎么回事啊	ccs 2020-5-26	11194	ccs 2020-5-26 16:34
预览 Xilinx FPGA提供DDR4内存接口解决方案	英尚微电子 2020-5-22	31570	大鹏 2020-5-25 18:09
预览自己做了个计时器，但是modelsim仿真没有输出	残酷月光 2020-5-25	11380	残酷月光 2020-5-25 17:11
预览 m序列的简介m序列的简介	fpga_feixiang 2020-5-19	41578	大鹏 2020-5-22 16:43
预览汉明码编码实例	fpga_feixiang 2020-5-21	21273	zxopenhl 2020-5-22 16:41