请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 25697|回复: 151

006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)

[复制链接]
CPLD 发表于 2011-6-10 05:23:28 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2014-4-6 12:08 编辑

夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)

游客,如果您要查看本帖隐藏内容请回复
天边 发表于 2011-7-24 03:22:42 | 显示全部楼层
基础重要啊
easydesigner 发表于 2011-11-5 11:18:53 | 显示全部楼层
基础重要啊
ok1246 发表于 2011-11-5 11:31:35 | 显示全部楼层
看内容。。。
tz706653669 发表于 2011-11-5 14:15:39 | 显示全部楼层
这个能看吗?
lbxxgn 发表于 2011-11-27 22:20:27 | 显示全部楼层
???
君临天下 发表于 2011-11-30 22:44:45 | 显示全部楼层
看看了,哈哈
lixuanya 发表于 2011-12-17 15:00:16 | 显示全部楼层
赞一个啊!
BboyAnson 发表于 2012-3-6 21:12:10 | 显示全部楼层
回复 1# CPLD


    gxbxb
jeffrey_52 发表于 2012-3-13 17:58:50 | 显示全部楼层
顶一个,看吧
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-1-18 09:20 , Processed in 0.078797 second(s), 22 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表