请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)

[复制链接]
wood2head 发表于 2014-10-23 11:24:39 | 显示全部楼层
呵呵这个应该不错
pipigege 发表于 2014-10-24 10:41:27 | 显示全部楼层
xiangysdada
陈飞龙 发表于 2014-10-26 17:23:12 | 显示全部楼层
xingweiji  !
玉虚宇辰 发表于 2014-10-29 15:43:48 | 显示全部楼层
好多 每一个都要回复
a545791820 发表于 2014-11-26 23:22:51 | 显示全部楼层
0000000000000000000000000
index219 发表于 2014-12-3 23:34:15 | 显示全部楼层
学习中,奋斗中
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-1-19 12:38 , Processed in 0.079367 second(s), 19 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表