请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)

[复制链接]
h920502 发表于 2014-12-4 10:14:51 | 显示全部楼层

好的 能看啦  确实是培训视频  谢谢分享
zhouhao179 发表于 2015-1-12 20:38:38 | 显示全部楼层
谢谢楼主分享!
落叶 发表于 2015-1-21 20:42:36 | 显示全部楼层
LOUHZUHAOXINREN
xgj_0817 发表于 2015-1-22 08:51:34 | 显示全部楼层
有看过但是不完整,所以在这里找找
zmn179001 发表于 2015-1-25 17:10:34 | 显示全部楼层
aaaaaaaaaaaaaaaa
luocjy571 发表于 2015-2-2 07:32:09 | 显示全部楼层

基础重要啊
wanghuayi 发表于 2015-2-4 14:16:15 | 显示全部楼层
看看吧,希望能用
lvxueju 发表于 2015-2-14 10:34:53 | 显示全部楼层
组合逻辑避免竞争与冒险,输入输出用寄存器,同步触发。
jours 发表于 2015-3-14 15:37:09 | 显示全部楼层
谢谢楼主分享
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-3-19 15:50 , Processed in 0.077871 second(s), 19 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表