请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)

[复制链接]
987122005 发表于 2014-8-31 10:58:13 | 显示全部楼层
天天回复  真麻烦
wdb141114 发表于 2014-9-15 12:11:52 | 显示全部楼层
11111111111111111111111111
wuzhengling 发表于 2014-9-15 17:38:00 | 显示全部楼层
jjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjjj
sgl000 发表于 2014-9-22 10:06:04 | 显示全部楼层
讲的很好啊
lhzh7 发表于 2014-9-27 15:31:26 | 显示全部楼层
我是来学习的
路飞的天空之城 发表于 2014-9-27 22:42:19 | 显示全部楼层
好好学习天天向上
zcx001 发表于 2014-10-12 16:34:06 | 显示全部楼层
啊啊啊啊啊啊啊啊啊啊啊啊
superboy_lin 发表于 2014-10-17 14:34:37 | 显示全部楼层
学习了解nnnn
cxj 发表于 2014-10-21 23:14:41 | 显示全部楼层
非常非常好的多得多
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-6-18 12:40 , Processed in 0.107529 second(s), 19 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表