请选择 进入手机版 | 继续访问电脑版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

006夏宇闻教授视频之FPGA设计中verilog中行为级和RTL级(至芯科技FPGA培训视频教程)

[复制链接]
luomeigang 发表于 2017-8-23 11:10:20 | 显示全部楼层
学过 没有完全懂
helloamigos 发表于 2017-10-13 16:50:27 | 显示全部楼层
dfdfdgdfgfsdfsdfsdf
张钦雷 发表于 2017-10-18 15:55:44 | 显示全部楼层

看看了,哈哈
zhangyukun 发表于 2017-10-18 16:11:27 | 显示全部楼层
感谢楼主分享
fpgalearner 发表于 2018-6-21 16:25:18 | 显示全部楼层
啊是大是大哇的安慰道
supdai 发表于 2018-6-27 12:59:58 | 显示全部楼层
2333336666
RayAdas1 发表于 2018-7-1 20:41:08 | 显示全部楼层
谢谢楼主分享 能看吗
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

QQ|小黑屋|手机版|Archiver|FPGA论坛 ( 京ICP备10035964号  

GMT+8, 2019-6-20 15:01 , Processed in 0.086854 second(s), 19 queries .

至芯科技 Powered by Discuz X3.2

© 2001-2014 Comsenz Inc.

快速回复 返回顶部 返回列表