- 学习FPGA需要学好哪些基础知识？ (11篇回复)
- 求助：请问用signaltapⅡ进行信号分析时,它的时钟频率怎么得到?系统时钟50MHZ (0篇回复)
- 分频器里面可以进行加操作吗 (0篇回复)
- 求VHDL语言编写的12进制计数的程序代码 (2篇回复)
- 菜鸟 关于EDA试验箱JDEE—7 （芯片EMP7128s） (3篇回复)
- 哪位有51USB下载线的制作资料 (0篇回复)
- 哪位大虾用单片机控制SDRAM的？ (4篇回复)
- PLL分频问题 (0篇回复)
- 请教关于avalon总线burst传输的问题 (0篇回复)
- verilog中的关系操作符中 (1篇回复)
- 请问在超声系统中MIcroBlaze嵌入式系统可以替代ARM嵌入式系统吗？ (1篇回复)
- 一些电路如何接 比如电源 1.2V 1.8V 3.3V 接到哪些口 怎么设置各个bank的电压之类的 (0篇回复)
- xilinx调用modelsim出现错误 (1篇回复)
- fpga内容 (1篇回复)
- 模块接口问题 (1篇回复)
- 分频程序 (0篇回复)
- 主动串行和被动串行有什么区别呢 (2篇回复)
- 编程错误10170，哪个大虾帮我看看啊 (3篇回复)
- 关于DCM (0篇回复)
- 想用CPLD中的EEPROM模块，想在里面存一排序列号，用DSP读出来，怎么生成下载文件呢 (0篇回复)
- 怎么破解quartus 9.0的啊..是不是要找LICENSE.DAT..文件啊，把ID换了 (3篇回复)
- ISE7.1环境下IP核不能用了 (0篇回复)
- verilog程序问题，还是quartus的问题？？ (4篇回复)
- 请教大家一个很简单的问题，谢谢！！！ (4篇回复)
- 有没有人写过cy68013的固件程序啊 (0篇回复)
- 有人做过 TCP/IP 测试没啊 (0篇回复)
- FPGA交流群：92484428 (0篇回复)
- Verilog问题 (0篇回复)
- PS2键盘控制实验 (0篇回复)
- FPGA烧写：AS+配置芯片方式以及JTAG方式 (1篇回复)
- 每次给fpga芯片下载的程序是写到配置芯片里了，还是fpga芯片里了 (3篇回复)
- fpga在没有配置之前各个管脚的初始状态是什么？ (2篇回复)
- 两个FPGA芯片，各自有各自的配置芯片，只共用一个时钟信号，可两个输出不能同步 (19篇回复)
- 菜鸟求助 本地信号转pcie (0篇回复)
- 请教 Virtex FPGA 配置电路问题 (1篇回复)
- 边界扫描方式下 下载了FPGA和配置芯片的信息 是不是断电后 改成主串模式 重新加电 (1篇回复)
- 请问 speed grade 菜单是设置什么的？ (1篇回复)
- 请问：ISE中的IP核怎么更新？ (1篇回复)
- vhdl问题 (0篇回复)
- Quartus2是否支持JTAG的批量烧写？？ (0篇回复)
