- 急！本人想参加FPGA培训，不知值不值得参加？谢谢 (2篇回复)
- 管脚约束跟管脚分配时一回事情吗 有什么区别？ (1篇回复)
- CIC滤波器在设计的时候怎么考虑滤波的带宽？ (3篇回复)
- 数码管扫描频率多高合适啊 (3篇回复)
- 请问有谁知道spartan-6 SP605开发板的FMC-LPC接口的外结线哪有卖吗？ (0篇回复)
- fgpa如何驱动DS1302 (1篇回复)
- 高手请进，帮忙看下程序哪错了~~ (3篇回复)
- 请问fpga中VIP模块是什么 (2篇回复)
- 求verilog 8位串转并程序和测试程序,要求奇偶校验和数据头探测 (15篇回复)
- fpga的速度和面积的问题 (2篇回复)
- 谁用过mxic的片子？ (0篇回复)
- quartus 使用IPCore 生成了限时的sof文件，使用的时候连signaltap也不能用了 (0篇回复)
- 大家知道RAM 1-PORT怎样使用吗？ (0篇回复)
- 请教通过JTAG口下载jic文件到FLASH.我下载了一个到FLASH可以用，其他都不行 (0篇回复)
- 那位大侠能给一个signaltap的教程啊？在网上搜索的讲的 不是很全啊··谢谢 (0篇回复)
- 为什么我的MODELSIM工程中的文件编译通过了 再状态栏还是问号啊 是不是要设置什么 (0篇回复)
- modelsim中decimal范围为多少？ (0篇回复)
- xilinx加载后如何复位？ (1篇回复)
- FPGA串口问题 (0篇回复)
- 请问一下怎么用matlab编的。mdl文件下载到FPGA里么 (2篇回复)
- 谁有microwire接口文档？ (1篇回复)
- PC817B为何迅速赢得人们的眼球？ (0篇回复)
- 请问一下有谁需要alteraDSP的IPcore的license (0篇回复)
- 请问怎么用程序用按键改变正弦波的幅度大小 (0篇回复)
- 我用ISE在生成双口RAM时，没有反应 (0篇回复)
- 画一块stratix ii的板子，用什么的电平转换芯片比较好，给推荐一下！先谢啦！ (0篇回复)
- 超前进位加法器的原理是什么？ (2篇回复)
- 为什么for-generate语句不能通过编译？ (2篇回复)
- 基于AL TERA CPLD 的单稳态脉冲展宽电路 (1篇回复)
- quartus调用modelsim仿真 (1篇回复)
- verilog OC门或OD门实现 (1篇回复)
- quartus ii 的hide taps (1篇回复)
- 有用FPGA做信号发生器的吗？？ (4篇回复)
- 要做信号发生器 不懂搞 (4篇回复)
- 基于CPLD的LED显示屏的控制系统 (7篇回复)
- verilog帮忙看看这个小程序那错 (18篇回复)
- 求助：关于ALTERA的LVDS接口硬件设计 (1篇回复)
- synplify 9.0.2中怎么生存不了约束管理的scope界面，只能够自己写tcl命令 (0篇回复)
- 请问一下怎么用matlab编的。mdl文件下载到FPGA里啊 (0篇回复)
- WIN7能运行下面运行ISE，modelsim软件吗 (1篇回复)
