- 请问FPGA能不能用它像51单片机一样构建最小系统自己做一块开发板啊？？ (0篇回复)
- VHDL语言如何实现 取余和取模 。不用MOD和REM运算符 (0篇回复)
- 用chioscope 捕捉信号时，为什么有些信号在列表里找不到？ (0篇回复)
- 哪位有ISE12.2的ID注册码？ (1篇回复)
- 求助！MAX+plus II编译错误 (3篇回复)
- 求助，关于主机ping FPGA开发板的问题 (1篇回复)
- 在ISE11.5下面OK的工程，用ISE12.3编译，提示这个错误？ (2篇回复)
- 【求助】如何将ucfs文件系统植入nios ii工程中？ (0篇回复)
- Quartus 10.0和Quartus 10.0 SP1有何区别 (0篇回复)
- 请问谁有system generator，能不能传一个给我 (0篇回复)
- 哪位用过ISE中IP的乘加器？指导一下可以吗？ (0篇回复)
- 哪位兄弟有ISE 10.1 的教程,发来学习一下 (0篇回复)
- 如何检测24位数中连续0的最大个数 (3篇回复)
- 求DPPL的实现代码 (1篇回复)
- 如何用Verilog HDL实现复数矩阵的乘法 (1篇回复)
- 基于vhdl行列式件键盘的程序 (21篇回复)
- 给大家整理出来的好网站呀 (0篇回复)
- 哪位大侠帮我解释一下macrocell attribute？ (0篇回复)
- 强烈求助！！！ (0篇回复)
- 怎样用ise core generator产生的ip？ (5篇回复)
- 在ISE里面 怎么把自己写的VHDL程序转成IP ？ (1篇回复)
- ise中，一个模块对另一个模块调用的时候，还需要在前面加include 吗？ (6篇回复)
- 求助！ (1篇回复)
- 大家畅谈一下自己学习FPGA的经验和过程吧，期待中…… (0篇回复)
- verilog与VHDL混合编程？？ (2篇回复)
- 那位朋友帮我看一下这句话是什么意思？VHDL语言 (3篇回复)
- 求助ise管脚location栏变成blank (0篇回复)
- 我想做个容量大,速度快的FIFO出来,请问选ALTERAR的哪一款开发板? (0篇回复)
- 哥哥姐姐们好，我是初学者，有个有关初级实验的几个问题想请教一下，谢谢帮忙哈！ (3篇回复)
- 求助：ISE10.0安装问题，显示无效的windows映像 (2篇回复)
- 用modelsim时出现这样的问题，请问怎么样解决 (3篇回复)
- 状态为什么会转移到没有定义的全0呢 (2篇回复)
- 求助：quartus关联modelsim出现问题 (0篇回复)
- 求助，Verilog中的位或怎么输入？ (4篇回复)
- 初学者 急求 (1篇回复)
- 请教 (2篇回复)
- 为什么 wait 语句在编译时被忽略掉呢 (4篇回复)
- 求可综合的verilog延时例子 (3篇回复)
- verilog 设计8bit乘8bit硬件乘法器 (9篇回复)
- 请教大家一下Megacore的问题 (0篇回复)
