FPGA技术交流今日: 0|主题: 13287|排名: 7

1 ... 129 130 131 132133134 135 136 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 JTAG烧写一次FPGA程序无法运行，烧写两次才运行	steve 2016-3-26	01153	steve 2016-3-26 10:14
预览 Altera演示Stratix10 FPGA和SoC双模56-Gbps PAM-4和30-GbpsNRZ收发器技术	陈飞龙 2016-3-23	11134	电子狼 2016-3-25 17:14
预览 FPGA速度等级详解	陈飞龙 2015-12-21	21407	18791769601 2016-3-23 18:12
预览求教有关fpga最小系统管脚连线的问题？	idqiye 2016-3-11	31592	郝旭帅 2016-3-23 16:00
预览 Win8环境下USB Blaster驱动安装问题解决方法	IPO 2016-3-5	01284	IPO 2016-3-5 14:23
预览求大神解决问题	我的中文名字yu 2016-2-2	21730	我的中文名字yu 2016-2-15 11:52
预览请问一下ip core fir输出有效位怎样确定？	ccs 2016-1-10	11562	大大飞机 2016-1-29 09:07
预览 [分享] 总结FPGA难学的几大原因（从底层详细讲解，太珍贵了）（转）	陈飞龙 2016-1-25	11313	大大飞机 2016-1-29 09:06
预览请问从ALTERA MAXII EPM1270 的POF文件中能获得哪些信息呀?能看出一些管脚的功能吗?	IPO 2016-1-27	11262	大大飞机 2016-1-29 09:06
预览 FPGA开发的优势具体有几点	大大飞机 2016-1-29	01337	大大飞机 2016-1-29 09:04
预览至芯科技，FPGA各类培训班近期开班安排，点击了解详情！ ...2 3	晓灰灰 2017-12-2	2911415	晓灰灰 2016-1-26 16:02
预览无线通信fpga设计的时候，用xinlinx和altera fpga芯片有很大区别吗？编程有没区别？	ccs 2016-1-10	11420	陈飞龙 2016-1-11 12:22
预览数字逻辑开发	zhiweiqiang33 2015-12-8	12506	zhiweiqiang33 2016-1-10 11:02
预览想问一下，最近写verilog在QUARTUS中综合布局布线。发现点了compile之后	vvt 2012-5-9	12152	idqiye 2016-1-5 10:10
预览转发：一位资深FPGA工程师设计经验精华，很实用	陈飞龙 2015-12-31	31679	idqiye 2016-1-4 15:17
预览 fpga的ddr接口问题	rerainings 2015-12-31	01600	rerainings 2015-12-31 10:26
预览多层板PCB设计教程完整版	陈飞龙 2015-12-31	01174	陈飞龙 2015-12-31 09:40
预览 FPGA的程序能烧写成功，但是信号指示灯就是不受控制是什么问题呢？	zxzxzx 2015-12-30	11256	陈飞龙 2015-12-30 19:58
预览 xillix的FPGA我写了一个流水灯程序想验证下其是否工作	zxzxzx 2015-12-30	01234	zxzxzx 2015-12-30 19:40
预览你是用verilog还是vhdl？ ...2 3 4	CPLD 2010-5-23	3637502	Foxmail 2015-12-29 18:12
预览模电与爱情（笑着带你走进模电的世界）	zhiweiqiang33 2015-12-1	11651	zhiweiqiang33 2015-12-18 15:14
预览 Nike Roshe Run women 0608_3_9278	d7i9p3j2a 2015-12-16	01247	d7i9p3j2a 2015-12-16 17:55
预览为什么quartus综合没有报错而modelsim rtl仿真就报错了	2013crazy 2015-9-24	42006	清霜一梦 2015-12-15 11:41
预览 FPGA基础之时序设计	陈飞龙 2015-12-2	11466	zhiweiqiang33 2015-12-10 14:28
预览一个有关数据压缩的问题	清风403 2015-12-4	01149	清风403 2015-12-4 17:15
预览 FPGA中丰富的布线资源	陈飞龙 2015-11-30	01331	陈飞龙 2015-11-30 19:47
预览 FPGA不同的差分输入口可以自由配对么？	IPO 2015-11-24	01198	IPO 2015-11-24 20:14
预览问题求助？？？	zhiweiqiang33 2015-11-24	01139	zhiweiqiang33 2015-11-24 11:29
预览 FIR IP核调用问题	木子阔 2015-11-21	01182	木子阔 2015-11-21 11:31
预览在用quartus调用modelsim仿真时弹出voptk.exe已停止工作是什么原因	TCL 2015-11-19	01559	TCL 2015-11-19 19:37
预览 cpu 和 flash 中间连接 epld 或cpld的作用是什么？？哪位大侠知道？？？	TCL 2015-11-19	01082	TCL 2015-11-19 19:37
预览 FPGA+DDR3挂FPGA上面，K7 系列的，匹配上拉电阻阻值多少？还要信号线需要上拉吗？	TCL 2015-11-19	01148	TCL 2015-11-19 19:36
预览 quartus11.0里面ip核问题	2013crazy 2015-10-6	21432	2013crazy 2015-11-19 09:43
预览有谁用过xilinx的selectIO	ccs 2015-11-18	01062	ccs 2015-11-18 05:45
预览 `defne 参数和 parameter 定义参数有和区别	ccs 2015-11-17	01044	ccs 2015-11-17 10:14
预览赛灵思的vio核只能驱动顶层的端口吗，不能驱动内部模块的信号吗？	ccs 2015-11-17	0936	ccs 2015-11-17 10:13
预览复位电路设计分析	木子阔 2015-11-15	01266	木子阔 2015-11-15 13:02
预览跨时钟域处理	木东哥哥 2015-10-16	23879	木东哥哥 2015-11-10 16:13
预览语法问题，求助！	zhiweiqiang33 2015-10-21	21570	zhiweiqiang33 2015-11-8 10:43
预览矩阵键盘制作电子钢琴	康尔洋 2015-11-5	01050	康尔洋 2015-11-5 21:30