- RGMII和SGMII这两种模式，mac与PHY的接口不同吗？ (0篇回复)
- 求助 大神 ； (0篇回复)
- RGMII模式和SGMII模式都需要什么样的接口？是网口的Rj45吗？ (0篇回复)
- 求助 DDR3 init_calib_complete 一直为低怎么破？ (0篇回复)
- 拥有68亿个晶体管的大容量FPGA的设计实现 (1篇回复)
- 我的单片机学习心得 (0篇回复)
- verilog学习心得 (0篇回复)
- verilog学习五点经验分享 (0篇回复)
- 异步fifo问题 (2篇回复)
- FPGA基于通信方面的资料 (2篇回复)
- FPGA供电要求解析 (4篇回复)
- 测试资料整理 供大家分享 (1篇回复)
- FSM 设计指导学 (3篇回复)
- DSP _ MATLAB _ BASE资料 (2篇回复)
- SPI协议 (2篇回复)
- FPGA SHE JI ZI LIAO (3篇回复)
- CPU设计资料 (3篇回复)
- QUARTUS II 综合工具下载相关资料 (3篇回复)
- fpga 001 (3篇回复)
- mdio_data <= #1 {'pre,'st,mdio_opcode}; 这个语句什么意思？ (0篇回复)
- 问题求救 (0篇回复)
- CPLD运行着里面的寄存器就复位了，怎么回事？ (2篇回复)
- 首次SPARTAN-6上调试ddr2，各种问题请教！！！ (1篇回复)
- VERILOG怎么样实现顶层文件调用其他模块？ (1篇回复)
- 什么是OpenCL？面向FPGA的OpenCL有何优点？ (0篇回复)
- [Spartan-6] 这样使用fifo算是跨时钟域吗？？ (2篇回复)
- 什么是OpenCL？面向FPGA的OpenCL有何优点？ (0篇回复)
- 利用赛灵思FPGA快速创建存储器接口的设计 (0篇回复)
- 关于VHDL信号赋初值？？ (0篇回复)
- 关于FPGA里面时序的问题 (0篇回复)
- FPGA在无线通信领域的应用 (0篇回复)
- 视频帧同步问题 (0篇回复)
- Altera PLL仿真问题 (0篇回复)
- 赛灵思28nm：点燃设计创新的激情 (0篇回复)
- 基于PCI的多通道数据采集系统设计 (0篇回复)
- 京微雅格：金山系列的FPGA芯片全解 (0篇回复)
- 电平驱动问题 (0篇回复)
- Virtex6如何输出时钟驱动3.3V的电平？ (0篇回复)
- CPLD如何实现时钟偏移 (0篇回复)
- 大家有没有听过京微雅格-国产的FPGA怎么样? (0篇回复)
