- FPGA内部有没有可以例化的除法器？？ (0篇回复)
- 请问再添加nios的时候编译会出错应该怎么做呢 (1篇回复)
- 出现了这样两条错误 请问哪位高手能指点下啊…… (0篇回复)
- 为什么开发板没上电时候能检测到USB_b。一上电线就没了。。 (0篇回复)
- 是先分配引脚 后编译 在下载 还是先编译 后分配引脚 再下载 ？？ (0篇回复)
- 可以编译通过 下载到板子上就运行不了 为啥？？ (0篇回复)
- 计数分频 50M -> 67Hz， 示波器看只有47Hz，很不准怎么办？ (0篇回复)
- sounce_exp【5:0】 是什么意思 (0篇回复)
- 写你的AD是不停的工作吗？ (0篇回复)
- 问下大家DSP Builder 都是用的哪个版本的啊 (0篇回复)
- 采集波形数据用FIFO存储，同时读写数据的时候怎样才能使存入FIFO的波形数据连续？ (0篇回复)
- 怎么解决无线模块电压不一样的问题 (0篇回复)
- 遇到spi flash 焼写速度太慢的问题 (2篇回复)
- xilinx ISE 14.4中怎么设置未使用IO的方式？ (2篇回复)
- 两个2-input LUT能否搭成一个3-input LUT？ (2篇回复)
- 我想用电脑发送0xfe到单片机P1口。程如下：#include<reg52.h> (0篇回复)
- 至芯科技FPGA工程师就业培训班即将开课 (4篇回复)
- 求大神指点什么原因 (0篇回复)
- fpga 接收 以太网 数据包时，包头有个sop,包尾有个eop，这个常用吗？ (3篇回复)
- 请问一下verilog里面怎么把连个模块连接起来？ (2篇回复)
- 有用过ＧＴＸ/ＧＴＰ的大侠请多多赐教啊 (3篇回复)
- 综合后仿真结果不对从哪里查找原因啊？ (1篇回复)
- 请问在MATLAB下如何读一个由WRITE函数写入的字符数据文件？ (1篇回复)
- 求助，为啥JTAG和AS下载结果不一样呢 (0篇回复)
- 谁有 EP4CE10F17 FPGA的原理图 参考下 (0篇回复)
- 求救：调制解调器使用matlab仿真的时候误码率一直居高不下。求救啊 (0篇回复)
- LVDS传输，接收器端如果FPGA外部没有电阻匹配，那么可以在FPGA内部打开电阻匹配 (0篇回复)
- DCM产生的频率怎么让内部信号使用。设置输出的类型是什么类型 (0篇回复)
- verilog中怎样区分正负数啊 (0篇回复)
- 有没有用FPGA驱动过DAC902的啊？？ (0篇回复)
- 有木有做过FPGA的FM和AM调制的？？ (0篇回复)
- 硬件设备通过串口转WIFI模块与智能手机通过WIFI通信，智能手机端怎么收发数据？ (0篇回复)
- NIOSII可以直接用C语言写，不用它自带的函数库吧! (0篇回复)
- 有没有人写过pcie的测试代码噢 (0篇回复)
- 为什么采集卡插上以后电脑自动关机 啊急人 (0篇回复)
- 谁用过 FilterPro没有呀 (0篇回复)
- 这句话是什么意思呢，搞不懂 (0篇回复)
- 请问 Decode #(4,0) D1(A4,F16) wire[3:0]A4; wire[15:0]F16; (0篇回复)
- verilog中怎样区分正负数啊 (0篇回复)
- 请问谁用Win8装ISE了，我怎么一load license就退出了那 (0篇回复)
