- 几个ＤＳＰ高手的经验介绍 (9篇回复)
- 请问UART接收键盘信号，只需接受模块就行了吗？ (0篇回复)
- 用nios和verilog 他们实现一个功能 对于性能来讲 是不是最大的区别就是速度？ (0篇回复)
- 谁有时间可以帮我看一段代码吗，求解释 (0篇回复)
- 有做过生产的吗，电路板安装后通电正常 就算是成品了吗 还有其他工序吗？ (0篇回复)
- 各位童鞋好 问个弱智的问题 (0篇回复)
- 求教：ise中的Keep Hierarchy选项在哪里？ (0篇回复)
- 各位同仁，请问有没有用FPGA做过RLS滤波器的 (0篇回复)
- 这个为什么有错？最后一行去掉就没错 (0篇回复)
- 想问一下大家 (1篇回复)
- 分享看看 (1篇回复)
- sopc 讲义 (2篇回复)
- FPGA设计优化 (1篇回复)
- FPGA基于通信编码解码设计资料 (3篇回复)
- 通信接口--总线 (1篇回复)
- sopc fpga快速开发入门教程 (3篇回复)
- wenwen (1篇回复)
- 急求fpga下载问题 (1篇回复)
- FPGA点击下载按钮后出现错误error (1篇回复)
- FPGA 自定义一个模块 (0篇回复)
- 有人精通max plus2吗？图形编辑有双向输入输出端口吗、 (0篇回复)
- 大家好，我想问一下单片机/嵌入式软硬件开发工程师面试题，主要哪方面的 (0篇回复)
- cannot match operand(s) in the condition to the corresponding edges 问题的解决 (4篇回复)
- VHDL设计风格和实现 (2篇回复)
- 急求怎样将多路数据帧复用成一路 (0篇回复)
- 大侠们，有谁知道下面错误提示该怎么修改 (0篇回复)
- 问一下各位一个问题 (0篇回复)
- 那位朋友有xilinx ISE 13.3 的教程和使用文档 呀？ (0篇回复)
- 有人知道gray to binary怎么用一个generic的语句么？ (0篇回复)
- 这个信号在ADC采样中会不会被采集到 ？ (0篇回复)
- 资料共享 相互学习使用 (2篇回复)
- 经典资料 (3篇回复)
- EP3，和EP2的相同管脚的兼容吗 (0篇回复)
- =IF(I3>=5,10,IF(AND(I3>=10,I3<15),12)) (0篇回复)
- 这个是怎个回事，EDK刚用，不熟悉 (0篇回复)
- 大侠们，我要请教一个关于亚稳态的问题 (0篇回复)
- 请问 (0篇回复)
- 想问一下大家， (0篇回复)
- verilog 有符号位相乘 两个四位得八位 (0篇回复)
- 承接/外包FPGA软件开发，嵌入式软件开发，承接FPGA设计外包，承接FPGA项目外包 (0篇回复)
