- 谁有cadence的ius仿真工具或者是ncverilog仿真工具 (1篇回复)
- 谁用过nexys3开发板呀？我有问题请教 (0篇回复)
- C语言的嵌入式设计教程 (2篇回复)
- 也许有用 (1篇回复)
- I2C Controller (1篇回复)
- 资料共享 (1篇回复)
- 资料共享（二） (1篇回复)
- FPGA系统设计的主要思路和方法 (1篇回复)
- state machine design testben (1篇回复)
- VHDL state (1篇回复)
- smdesign (1篇回复)
- 资料共享给大家 (1篇回复)
- verilog计数分频遇到的问题 (1篇回复)
- I2C (0篇回复)
- 哪位大侠有ISE14.2以上版本的么？ (0篇回复)
- 在spartan6的板子上用DMA方式控制PCIE与PC交互数据，速度最快能到多少 (1篇回复)
- Error: Can't read or find LMF file top (0篇回复)
- 问一个问题 (0篇回复)
- xilinx 时序分析资料汇集 (1篇回复)
- 嵌入式总线资料分析 (1篇回复)
- DSP_MATLAB资料 (4篇回复)
- FPGA教程逻辑部分——夏老师编写 (1篇回复)
- SOPC (2篇回复)
- 工作，生活的态度 (1篇回复)
- 可设计编程逻辑资料 (1篇回复)
- ISE 生成的BIN文件能不能修改文件大小？ 默认都是782K额。。 (0篇回复)
- 时序解析 供大家分享 (1篇回复)
- FPGA逻辑设计资料（夏宇闻老师编写） (1篇回复)
- 学习资料提供给大家学习 (1篇回复)
- verilog hdl 语法学习华为 (1篇回复)
- 怎么在ise中用ram调用外部txt中的数据啊 (2篇回复)
- 哪家有比较便宜的CPLD？ (0篇回复)
- 现在XHDL最新版是多少？ (0篇回复)
- 有没有人搞过数字滤波器啊？ (0篇回复)
- 想问下下载哪个版本的ise比较好 (0篇回复)
- 为什么从WORD 里粘贴到QUARTUS里的程序总出错 (1篇回复)
- 我想问一下，那里可以下载nios ii IDE (0篇回复)
- 我编了个乘法器模块 当上层模块调用乘法器时 想让其中的一个乘数是常数 (0篇回复)
- 用的memory变量 什么综合的时候说我这个变量没有定义为输入或者输出？？ (1篇回复)
- 怎么在ise中用ram调用外部txt中的数据啊 (2篇回复)
