- 专业pcb/快速打样 (0篇回复)
- 时序约束与时序分析资料 (3篇回复)
- FPGA基于sopc系统搭建学习课件 (2篇回复)
- FPGA设计流程 (5篇回复)
- 教你如何看时序图 (1篇回复)
- FPGA调试基础知识 (2篇回复)
- 资料共享 (1篇回复)
- 通信接口设计资料 (3篇回复)
- 捷多邦生产工艺详解 (0篇回复)
- 有人用fpga做过SSI通讯协议的吗，求交流 (0篇回复)
- 请问xilinx的视频IPcore的license怎么搞到 (0篇回复)
- 构建完fifo后管脚怎么分配啊 初学者 (0篇回复)
- xilinx ip core的使用资料 (1篇回复)
- 有没有设计PCB天线的？ (0篇回复)
- 如何处理浮点数 (0篇回复)
- 再加一会不会变成0 (1篇回复)
- 警告（306006）：找到1个输出引脚无输出引脚分配负载电容 (0篇回复)
- 求解答 拜谢 (0篇回复)
- FPGA学习资料共享 (2篇回复)
- 资料分享 大家学习 (1篇回复)
- 求FPGA与AD连接电路图 (0篇回复)
- 滚轮在Cadence中快捷键用什么表示的？是Btn2Down吗？ (0篇回复)
- 我也没用什么特殊器件啊？ (0篇回复)
- Virtuoso里面怎么设置快捷键？ (0篇回复)
- 有人知道v5的gtp和v6的gtx能连吗 (0篇回复)
- FPGA中DRIVE=8 (0篇回复)
- 谁知道吗 (0篇回复)
- 为什么User Constraints 扩展后没有Assign Package Pins_ (0篇回复)
- 谁用过TMS320C6678DSP芯片和XC6VSX315TFPGA芯片的？ (0篇回复)
- 请问altera的fifo是不是上一时刻给读请求下一时刻读出来数据呢？ (0篇回复)
- 请问：示波器中两路信号不相对移动，是否一定是频率相同？ (0篇回复)
- 请问altera的fifo是不是上一时刻给读请求下一时刻读出来数据呢？ (0篇回复)
- 怎么看编写的testbench脚本文件是否正确 (0篇回复)
- 有谁知道吗 (0篇回复)
- 帮忙看看 请教 (0篇回复)
- 问下有人用过K7的GTX么 (0篇回复)
- 请教个问题 (0篇回复)
- 请教个问题： (0篇回复)
- 问一下，altera的异步fifo，是不是读了下一个周期就采样到正确的数据啦 (0篇回复)
- 这个时延是怎么控制的啊，是要我另外写逻辑？ (0篇回复)
