- 请问altera的fifo是不是上一时刻给读请求下一时刻读出来数据呢？ (0篇回复)
- 请问：示波器中两路信号不相对移动，是否一定是频率相同？ (0篇回复)
- 请问altera的fifo是不是上一时刻给读请求下一时刻读出来数据呢？ (0篇回复)
- 怎么看编写的testbench脚本文件是否正确 (0篇回复)
- 有谁知道吗 (0篇回复)
- 帮忙看看 请教 (0篇回复)
- 问下有人用过K7的GTX么 (0篇回复)
- 请教个问题 (0篇回复)
- 请教个问题： (0篇回复)
- 问一下，altera的异步fifo，是不是读了下一个周期就采样到正确的数据啦 (0篇回复)
- 这个时延是怎么控制的啊，是要我另外写逻辑？ (0篇回复)
- 求救-74ls192怎么编写 verilog编写 (0篇回复)
- 问问 大家？？ (2篇回复)
- can_register #(8) ACCEPTANCE_CODE_REG0里面的#啥意思 (0篇回复)
- 请问各位那么ｒ的定义应该为多少位？ (0篇回复)
- tem1 <= (len_b downto 0 =>BitIn) and SR;这句vhdl语句是什么含义？ (0篇回复)
- 请教 (0篇回复)
- 请问一下大家verilog中数组占资源吗？跟BRAM相比有什么异同？ (0篇回复)
- EP4CE22的C3（PLL_CLKOUTp）,可以作为普通IO用吗？ (0篇回复)
- 大虾 请教 (0篇回复)
- 求推荐一款FPGA学习 (2篇回复)
- xilinx ip core的使用资料 (0篇回复)
- FPGA设计优化 (0篇回复)
- debussy 综合工具使用教程 (0篇回复)
- sopc设计流程资料 (2篇回复)
- RS232资料共享 (3篇回复)
- sdram 资料整理 (3篇回复)
- FPGA时序分析心得 (3篇回复)
- FPGA设计应用试验指导资料 (3篇回复)
- TIMEQUEST就一定要搞定 (2篇回复)
- 使用modelsim 仿真出现问题 (0篇回复)
- 如何发现并解决FPGA设计中的时序问题 (1篇回复)
- 如何把F如何把FPGA/CPLD做好做精？PGA/CPLD做好做精？ (1篇回复)
- 内存资料 (1篇回复)
- ISE原理图输入资料 (2篇回复)
- 设计原则与技巧 (4篇回复)
- FPGA逻辑设计与验证 (3篇回复)
- FPGA资料 (4篇回复)
- 使用 MODELSIM 进行设计分析 (2篇回复)
- verilog hdl 语法教程 (2篇回复)
