- fpga控制0809 (21篇回复)
- 初学verilog，碰到问题不知道怎样解答 (20篇回复)
- 16位超前进位加法器 (17篇回复)
- 一截这样的脉冲需要检验出来,并以规则等宽的的0 1脉冲来表示,请问具体有什么思路呢? (20篇回复)
- testbench的写法，这样写是规范的么？ (22篇回复)
- 元件例化 (21篇回复)
- 毕业设计嵌入式计算器 (17篇回复)
- 怎么在不用DFF的情况下,实现四分频电路,仅用OR ,AND NOT 之类的门实现 (19篇回复)
- verilog来分析下啊 (15篇回复)
- 关于综合出锁存器的问题，请指教 (20篇回复)
- 在mux+plus2里面 这段VHDL程序该怎么改~ (16篇回复)
- verilog编写的键盘扫描程序 (15篇回复)
- 急求Spartan-3E电源部分电路设计... (0篇回复)
- FPGA笔试题:用Verilog/VHDL写出程序，要求要有饱和处理 (12篇回复)
- 输出端口这样定义合适想把dataout定义成位宽为12长度为6的数组 (17篇回复)
- 有没有具体实例是贯穿整个设计的啊？ (15篇回复)
- MAXPLUS II怎么不能进行编译和仿真啊？ (15篇回复)
- 同步置位与异步置位区别？ (13篇回复)
- verilog怎么才会自动生成ram或rom？ (10篇回复)
- 这个verilog程序有何问题？ (14篇回复)
- fpga优秀设计的十大戒律 (12篇回复)
- 给一个信号赋值后，信号就一直是那个值，那还要锁存器干什么？ (13篇回复)
- VHDL实现16位精度锯齿波 (13篇回复)
- 用vhdl编写一个时钟日历，我该如何编写呢？ (10篇回复)
- fpga关于4倍频的讨论 (10篇回复)
- 编译出现如下的警告Warning (10030):这句警告是什么意思？高手指点下 (12篇回复)
- verilog中@（）语句的探索与讨论 (11篇回复)
- testbench问题！！ise中为什么不能编写verilog的testbench?却能编写vhdl的. (14篇回复)
- 编译警告怎么消除？ (9篇回复)
- verilog一个运算符的问题 (11篇回复)
- quartusII这个警告有什么影响?应该怎么避免？ (11篇回复)
- 大家fpga设计都用什么软件？ (25篇回复)
- 面向多媒体的FPGA设计？ (8篇回复)
- verilog异步触发问题 (9篇回复)
- SystemVerilog语言简介 (10篇回复)
- 想将两个8位数组合成一个16位的数,这样的VHDL程序怎么写? (11篇回复)
- verilog8位数的串入并出 代码 (8篇回复)
- verilog程序?谢谢了 (12篇回复)
- verilog初学者实际工作中遇到的问题 请大家指点下~~~ (10篇回复)
- 什么叫可综合 (9篇回复)
