- 为了保证设计可靠性, 需要重点关注哪些方面？ (0篇回复)
- 如何在设计前期分析芯片的功耗？ (0篇回复)
- 用MAXPLUSII或QUARTUS多次编译同一设计生成的带延时的网表文件中的延时是否一样？ (0篇回复)
- 关于双向口的仿真, 如果双向口用作输入口, 输出口该怎么设置？ (0篇回复)
- IP CAPTION 就是核发生器, 它运行在核发生器目录下吗？ (0篇回复)
- 用modelsim后仿真时需要用到XILINX的库 (0篇回复)
- 在VHDL中, 定义为SIGNAL的量起到什么作用？什么时候需要定义这个量？ (0篇回复)
- 在FPGA中是以何种形式实现VHDL的变量类型的？ (0篇回复)
- SRFF = SR flipflop SRFF和SR latch有何区别？ (0篇回复)
- 如何将FPGA设计转为ASIC设计？ (0篇回复)
- 如何在ISE 中看到PAD TO PAD 的布线情况？ (0篇回复)
- 由于现在的设计基本上都是同步设计, 那么PAD TO PAD CONSTRAINT 在什么情况下使用？ (0篇回复)
- ISE中PAD TO PAD CONSTRAINT 是否是包括输入输出的pad时延？ (0篇回复)
- 关于vhdl的问题：如果a、b、c同时改变, 该进程是否同时执行三次？ (0篇回复)
- 什么是.scf？ (0篇回复)
- NIOS+LWIP网络传输速度能够达到多少 (0篇回复)
- VHDL设计的消抖与滤波 (0篇回复)
- 急求 VHDL语言编写 (0篇回复)
- 阅读HDL程序的方法 (0篇回复)
- FPGA与DSP数据通信问题 (0篇回复)
- 一个工程师有关FPGA项目的感言 (0篇回复)
- FPGA设计高手是怎么设计关键模块的 (0篇回复)
- FPGA设计需要的技能 (0篇回复)
- FPGA访问DSP，出现的问题 (0篇回复)
- D触发器 (0篇回复)
- fpga多个模块并行运行问题 (0篇回复)
- 求：VHDL编写设计LCD显示的代码 (0篇回复)
- 基于定制FPGA的仿真器可加速IC设计 (0篇回复)
- 如何有效地管理FPGA设计中的时序问题 (0篇回复)
- NIOS II问题 (0篇回复)
- modelsim中library是什么意思 怎样用modelsim 编译verilog (0篇回复)
- ML555的PCIe的开发板主板上有2个PCI插槽，一个X16通道的PCIe插槽 (0篇回复)
- FPGA下载线 (1篇回复)
