- 设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号 (0篇回复)
- 求带testbanch的 VERILOG例程 (0篇回复)
- 求16位乘法器的Verilog程序 (0篇回复)
- 关于ddr sdram控制器的一个问题？ (0篇回复)
- 如何使用quartus 2的增量编译与逻辑锁定功能 (0篇回复)
- 用VERILOG或VHDL写一段代码，实现消除一个glitch (0篇回复)
- 求用Verilog hdl 编写的 硬盘控制程序 (0篇回复)
- 异步FIFO疑问 (0篇回复)
- 请教关于read()函数 (0篇回复)
- 学习VHDL ,在使用nclaunch 编译代码的时候出现了一个错误,不知该如何解决 (0篇回复)
- 关于bpsk/qpsk调制的问题 (0篇回复)
- 在ISE下仿真老是通不过！！为什么！！ (0篇回复)
- 改的(2,1,7)维特比open_core，veirolog, (0篇回复)
- 请求懂Verilog HDL语言的朋友们帮我看看这个程序 (0篇回复)
- 哪位知道带小数的加法器怎么设计阿？我试过几种算法都失败了 (0篇回复)
- 求CPLD驱动TFT屏的方法 (0篇回复)
- 关于UDP（用户自定义原语）的问题 (0篇回复)
- pwm控制的算法实现单元程 (0篇回复)
- verilog的这种写法在vhdl里面有对应么？ (0篇回复)
- 跪求仿真波形图 谁有用VHDL写的8*8点阵LED显示器写的程序 (0篇回复)
- 请教DCT的FPGA实现问题 (0篇回复)
- 如何实现rem的运算功能？ (0篇回复)
- 谁有等规模简易的一器件的VERILOG代码呀? (0篇回复)
- “DAC0832的设计方法” (0篇回复)
- 交通灯能不能用VHDL设计超过400行的代码啊 (0篇回复)
- 求救:关于CYCLONEII的EP2C35器件编译结果,估算面积的问题? (0篇回复)
- 我28开始学 FPGA时不时晚了点 (0篇回复)
- 怎么用vhdl实现fsk解调 (0篇回复)
- 求图像处理程序注释 (0篇回复)
- 将输入、输出的信号合并声明为inout是不是比分别声明为input和output更节省IOB资源？ (0篇回复)
- 乘法器用VHDL如何编写 (0篇回复)
- 求助：dsp2812与fpga连接问题 (0篇回复)
- 串并转换改错，请大家指出 (0篇回复)
- VHDL代码用来做图像的直方图处理 (1篇回复)
- 那位fpga高手大哥用VHDL做过浮点加减法器 (0篇回复)
- 关于VHDL到Verilog HDL的移植 (0篇回复)
- verilog六选一扫描器 (0篇回复)
- 如何用VHDL语言生成顶层设计 (0篇回复)
- 怎么把一个程序放入work库没某个程序包中 (1篇回复)
- 请大家帮我看看MCU和CPLD通信的程序哪里有问题 (0篇回复)
